返回首页
苏宁会员
购物车 0
易付宝
手机苏宁

服务体验

店铺评分与同行业相比

用户评价:----

物流时效:----

售后服务:----

  • 服务承诺: 正品保障
  • 公司名称:
  • 所 在 地:
本店所有商品

  • [M]SystemVerilog验证 测试平台编写指南(原书第3版)-9787030727466
  • 本书获得了众多专家的推荐或权威评价,许多业内人士和读者纷纷表示它是一部不可错过的佳作。
    • 作者: 张春著
    • 出版社: 科学出版社
    • 出版时间:2022-11-01 00:00:00
    送至
  • 由""直接销售和发货,并提供售后服务
  • 加入购物车 购买电子书
    服务

    看了又看

    商品预定流程:

    查看大图
    /
    ×

    苏宁商家

    商家:
    儒源图书专营店
    联系:
    • 商品

    • 服务

    • 物流

    搜索店内商品

    商品分类

    商品参数
    • 作者: 张春著
    • 出版社:科学出版社
    • 出版时间:2022-11-01 00:00:00
    • 版次:1
    • 字数:628000
    • 页数:432
    • 开本:其他
    • 装帧:平装
    • ISBN:9787030727466
    • 国别/地区:中国
    • 版权提供:科学出版社
    本书讲解了SystemVerilogTestbench强大的验证功能,清楚地解释了面向对象编程、约束随机测试和功能覆盖的概念。本书涵盖SystemVerilog所有验证结构,如类、程序块、随机化和功能覆盖等,并通过超过500个代码示例和详细解释,说明了学习多态性、回调和工厂模式等概念的内部工作原理。此外,本书提供了数百条指导原则,为全职验证工程师和学习这一技能的读者提供帮助,让读者可以更高效地使用这种语言,并解释了常见的编码错误,以便读者可以避免这些陷阱。

    售后保障

    最近浏览

    猜你喜欢

    该商品在当前城市正在进行 促销

    注:参加抢购将不再享受其他优惠活动

    x
    您已成功将商品加入收藏夹

    查看我的收藏夹

    确定

    非常抱歉,您前期未参加预订活动,
    无法支付尾款哦!

    关闭

    抱歉,您暂无任性付资格

    此时为正式期SUPER会员专享抢购期,普通会员暂不可抢购