[正版]数字电路与系统设计 丁志杰 清华大学出版社 电子信息工程数字电路系统设计逻辑电路

丁志杰,北京理工大学副教授，从事《数字电路》教学多年，有丰富的教学经验和教材编写经验。

目录

第1章数制与编码

1．1数制

1．2数制转换

1．2．1二进制、八进制、十六进制到十进制的转换

1．2．2二进制、八进制、十六进制之间的转换

1．2．3十进制到二进制、八进制、十六进制的转换

1．3二进制符号数的表示方法

1．3．1原码表示法

1．3．2反码表示法

1．3．3补码表示法

1．3．4符号数小结

1．4二十进制编码(BCD码)

1．5格雷码

1．6ASCII符

1．7奇偶检错码和奇偶纠错码

1．7．1奇偶检错码

1．7．2奇偶纠错码

本章小结

本章习题

第2章逻辑代数基础

2．1概述

2．1．1事物的二值性

2．1．2布尔代数

2．2逻辑变量和逻辑函数

2．2．1基本的逻辑运算和逻辑变量

2．2．2逻辑函数

2．2．3逻辑函数与逻辑电路的关系

2．3逻辑代数的基本运算规律

2．3．1逻辑代数的基本定律

2．3．23个重要规则

2．3．3逻辑代数的基本定理

2．3．4复合逻辑运算和复合逻辑门

2．4逻辑函数的两种标准形式

2．4．1最小项和最大项

2．4．2标准表达式和真值表

2．5逻辑函数的代数化简法

2．5．1化简逻辑函数的意义及化简方法

2．5．2代数化简法

2．6逻辑函数的卡诺图化简法

2．6．1卡诺图(K图)

2．6．2最小项的合并规律

2．6．3用卡诺图化简逻辑函数

2．6．4多输出逻辑函数的卡诺图化简法

2．7非完全描述逻辑函数

2．7．1非完全描述逻辑函数概述

2．7．2利用无关项化简非完全描述逻辑函数

2．8逻辑函数的描述

2．8．1逻辑函数的描述方法

2．8．2逻辑函数描述方法之间的转换

*2．9逻辑函数的QM表格化简法

2．9．1蕴含项，主蕴含项，本质蕴含项

2．9．2QM化简法推演过程

2．9．3覆盖过程

2．9．4非完全描述逻辑函数的QM化简法

本章小结

本章习题

第3章逻辑门电路

3．1门电路的主要参数

3．1．1静态参数

3．1．2动态参数

3．2二极管门电路

3．2．1二极管的开关作用

3．2．2二极管与门

3．2．3二极管或门

3．3TTL门电路

3．3．1三极管的开关特性

3．3．2TTL反相器的电路结构和工作原理

3．3．3TTL反相器的静态特性

3．3．4TTL反相器的动态特性

3．3．5其他逻辑的TTL门电路

3．3．6其他类型的TTL门电路

3．3．7TTL集成门电路系列

3．4CMOS门电路

3．4．1MOS管的开关特性

3．4．2CMOS反相器的电路结构和工作原理

3．4．3CMOS反相器的静态特性

3．4．4CMOS反相器的动态特性

3．4．5其他逻辑的CMOS门电路

3．4．6其他类型的CMOS门电路

3．4．7CMOS集成门电路系列

3．5TTL与CMOS电路的级联

3．5．1TTL电路驱动CMOS电路

3．5．2CMOS电路驱动TTL电路

本章小结

本章习题

第4章组合逻辑电路

4．1概述

4．1．1组合逻辑电路的结构特点

4．1．2组合逻辑电路的功能特点

4．2常用数字集成组合逻辑电路

4．2．1编码器

4．2．2译码器

4．2．3加法器

4．2．4数值比较器

4．2．5多路选择器和多路分配器

4．3组合电路逻辑分析

4．3．1组合电路逻辑分析步骤

4．3．2组合电路逻辑分析实例

4．4组合电路逻辑设计

4．4．1用小规模集成电路(SSI)实现逻辑函数

4．4．2用中规模集成电路(MSI)实现逻辑函数

4．4．3一般设计步骤和设计举例

4．5组合逻辑电路中的竞争与冒险现象

4．5．1竞争与冒险现象的起因和分类

4．5．2竞争与冒险现象的识别

4．5．3消除冒险现象的方法

4．5．4动态冒险现象

本章小结

本章习题

第5章锁存器与触发器

5．1基本RS锁存器

5．1．1电路结构

5．1．2功能分析

5．1．3功能描述

5．1．4集成基本RS锁存器

*5．1．5防抖动开关

5．1．6基本RS锁存器存在的问题

5．2门控RS锁存器

5．2．1电路结构

5．2．2功能分析

5．2．3功能描述

5．2．4门控RS锁存器的特点

5．3D锁存器

5．3．1电路结构

5．3．2功能分析

5．3．3D锁存器功能描述

5．3．4集成D锁存器

5．4主从式RS触发器

5．4．1电路结构

5．4．2功能分析

5．4．3功能描述

5．5TTL主从式JK触发器

5．5．1电路结构

5．5．2功能分析

5．5．3功能描述

5．6TTL维持阻塞式D触发器

5．6．1电路结构

5．6．2功能分析

5．6．3功能描述

5．6．4集成维持阻塞式D触发器

5．7CMOS锁存器与触发器

5．7．1CMOS锁存器

5．7．2CMOS触发器

5．8T触发器和T′触发器

5．8．1T触发器

5．8．2T′触发器

5．9触发器的功能转换

5．9．1状态方程法

5．9．2驱动表法

5．10触发器的动态参数

本章小结

本章习题

第6章常用时序电路组件

6．1寄存器

6．1．1锁存器组成的寄存器

6．1．2触发器组成的寄存器

6．2异步计数器

6．2．1异步二进制加法计数器

6．2．2脉冲反馈复位(置位)式任意模M异步加法计数器

6．2．3异步二进制减法计数器

6．2．4可逆异步二进制计数器

6．2．5n位异步二进制计数器小结

6．3同步二进制计数器

6．4集成计数器

6．4．1异步2510计数器74LS290

6．4．2同步二进制计数器74LS161/74LS163

6．4．3其他集成计数器

6．5移位寄存器

6．5．1移位寄存器简介

6．5．2移位寄存器的应用

6．5．3多功能移位寄存器74LS194

6．5．4其他集成移存器

本章小结

本章习题

第7章时序逻辑电路

7．1概述

7．1．1同步时序电路的特点与结构

7．1．2同步时序电路的别名——同步状态机

7．1．3同步时序电路的描述方法

7．2同步时序逻辑电路——状态机的分析

7．2．1同步时序电路的分析步骤

7．2．2同步时序电路分析实例

7．3同步时序逻辑电路——状态机的设计

7．3．1原始状态图(表)的建立——逻辑抽象

7．3．2状态化简

7．3．3状态分配

7．3．4触发器类型的选择

7．3．5逻辑方程组的获取

7．4实用时序逻辑电路的分析与设计

7．4．1同步计数器和同步分频器

7．4．2移存型计数器

7．4．3同步序列信号发生器

7．4．4阻塞反馈式异步计数/分频器

本章小结

本章习题

第8章脉冲信号的产生和整形

8．1概述

8．2连续矩形脉冲产生电路

8．2．1环形振荡器

8．2．2对称式多谐振荡器

8．2．3石英晶体多谐振荡器

8．3单稳态触发器

8．3．1由门电路组成的单稳态触发器

8．3．2集成单稳态触发器

8．3．3单稳态触发器的应用

8．4施密特触发器

8．4．1由门电路组成的施密特触发器

8．4．2集成施密特触发器

8．4．3施密特触发器的应用

8．5555定时器

8．5．1555定时器的电路结构与功能

8．5．2555定时器的应用

本章小结

本章习题

第9章数模转换与模数转换

9．1数模转换器

9．1．1权电阻型DAC

9．1．2R2R T形电阻网络DAC

9．1．3倒T形电阻网络DAC

9．1．4DAC中的电子开关

9．1．5单片集成DAC AD7520及其用法

9．1．6DAC的主要参数

9．1．7DAC的应用

9．2模数转换器

9．2．1采样保持

9．2．2量化与编码

9．2．3并行比较式ADC

9．2．4计数式ADC

9．2．5逐次比较式ADC

9．2．6双积分式ADC

9．2．7集成ADC举例

9．2．8ADC的参数

本章小结

本章习题

第10章存储器及可编程器件概述

10．1只读存储器ROM

10．1．1ROM的结构与原理

10．1．2用ROM实现逻辑函数

10．1．3现代ROM的行列译码结构

10．1．4PROM、EPROM、EEPROM

10．1．5现代ROM的内部结构及ROM的扩展

10．2随机存取存储器RAM

10．2．1概述

10．2．2静态随机存取存储器SRAM

10．2．3动态随机存取存储器DRAM

10．2．4用RAM实现逻辑函数

10．3可编程逻辑器件PLD

10．3．1可编程逻辑阵列PLA

10．3．2可编程逻辑器件PAL、GAL

10．3．3复杂可编程逻辑器件CPLD

10．3．4现场可编程门阵列FPGA简介 

本章小结

本章习题

第11章ASM图与系统设计

11．1寄存器传输级

11．2算法状态机

11．2．1ASM图

11．2．2ASM图举例

11．3交通灯控制器的设计

11．3．1系统分析

11．3．2系统构成

11．3．3交通灯控制系统的ASM图

11．3．4控制器的设计

11．3．5定时器及组合模块的设计

11．3．6交通灯控制器系统的实现

11．4数字乘法器的设计

11．4．1系统分析

11．4．2总体方案

11．4．3ASM图

11．4．4控制器的设计

11．4．5寄存器及组合模块的设计

11．4．6数字乘法器的实现

本章小结

本章习题

参考文献

附录基本逻辑单元符号对照表