由于此商品库存有限,请在下单后15分钟之内支付完成,手慢无哦!
100%刮中券,最高50元无敌券,券有效期7天
活动自2017年6月2日上线,敬请关注云钻刮券活动规则更新。
如活动受政府机关指令需要停止举办的,或活动遭受严重网络攻击需暂停举办的,或者系统故障导致的其它意外问题,苏宁无需为此承担赔偿或者进行补偿。
正版 模拟CMOS集成电路系统化设计 保罗 杰斯珀斯 晶体管建模 特征频率 电阻负载 热噪声建模 随机失配建模 开关
¥ ×1
商品基本信息 | |
商品名称: | 模拟CMOS集成电路系统化设计 |
作 者: | [比]保罗·G.A.杰斯珀斯(Paul G. A. Jespers) [美]鲍里斯·默尔曼(Boris Murmann) |
市 场 价: | 99.00元 |
ISBN 号: | 9787111707455 |
页 数: | 284 |
出 版 社: | 机械工业出版社 |
目录 |
译者序 符号与缩略语表 第1章绪论 1.1写作缘由 1.2模拟电路尺寸问题和提出的方法 1.2.1平方律视角 1.2.2使用查询表进行权衡 1.2.3一般化 1.2.4VGS未知的设计 1.2.5弱反型下的设计 1.3内容概述 1.4关于预备知识 1.5关于符号 1.6参考文献 第2章基础晶体管建模 2.1CSM 2.1.1CSM中的漏极电流方程 2.1.2漏极电流与漏极电压的关系 2.1.3跨导效率gm/ID 2.2基础EKV模型 2.2.1基础EKV方程 2.2.2共源MOS晶体管的基础EKV模型 2.2.3EKV模型的强、弱反型近似 2.2.4基础EKV模型中gm和gm/ID的表达式 2.2.5从EKV模型中提取参数 2.3实际的晶体管 2.3.1实际漏极电流的特征ID(VGS) 和gm/ID 2.3.2实际晶体管的漏极饱和电压VDsat 2.3.3偏置条件对EKV参数的影响 2.3.4漏极电流特性ID(VDS) 2.3.5输出电导gds 2.3.6gds/ID之比 2.3.7本征增益 2.3.8MOSFET电容和特征频率fT 2.4本章小结 2.5参考文献 第3章使用gm/ID方法的基本尺寸设计 3.1本征增益级的尺寸设计 3.1.1电路分析 3.1.2设计尺寸时的考虑因素 3.1.3对于给定的gm/ID设计尺寸 3.1.4基本权衡探索 3.1.5在弱反型下设计尺寸 3.1.6使用漏极电流密度设计尺寸 3.1.7包含外部电容 3.2实际共源级 3.2.1有源负载 3.2.2电阻负载 3.3差分放大器级 3.4本章小结 3.5参考文献 第4章噪声、失真与失配 4.1电噪声 4.1.1热噪声建模 4.1.2热噪声、增益带宽与供电电流间的权衡 4.1.3来自有源负载的热噪声 4.1.4闪烁噪声(1/f噪声) 4.2非线性失真 4.2.1MOS跨导的非线性 4.2.2MOS差分对的非线性 4.2.3输出电导 4.3随机失配 4.3.1随机失配建模 4.3.2失配在电流镜中的影响 4.3.3失配在差分放大器中的影响 4.4本章小结 4.5参考文献 第5章电路应用实例Ⅰ 5.1恒定跨导偏置电路 5.2高摆幅级联电流镜 5.2.1调整电流镜器件的大小 5.2.2对共源共栅偏置电路进行尺寸设计 5.3低压降稳压器 5.3.1低频分析 5.3.2高频分析 5.4射频低噪声放大器 5.4.1为低噪声系数设计尺寸 5.4.2为低噪声系数和低失真设计尺寸 5.5电荷放大器 5.5.1电路分析 5.5.2假定特征频率恒定的优化 5.5.3假定漏极电流恒定的优化 5.5.4假定噪声和带宽恒定的优化 5.6为工艺边界进行设计 5.61偏置的考虑 5.62对于工艺和温度的工艺评估 5.63可能的设计流程 5.7本章小结 5.8参考文献 第6章电路应用实例Ⅱ 6.1开关电容电路的基本OTA 6.1.1小信号电路分析 6.1.2假定噪声和带宽恒定的优化 6.1.3考虑摆幅的优化 6.2用于开关电容电路的折叠式共源共栅OTA 6.2.1设计方程 6.2.2优化流程 6.2.3存在压摆时的优化 6.3用于开关电容电路的两级OTA 6.3.1设计方程 6.3.2优化流程 6.3.3存在压摆时的优化 6.4简化设计流程 6.4.1折叠共源共栅OTA 6.4.2两级OTA 6.5开关尺寸调整 6.6本章小结 6.7参考文献 附录A EKV参数提取算法 附录B 查询表的生成与使用 附录C 布局依赖 |
内容简介 |
本书是一本实践性指南,它给出一种纳米尺度CMOS模拟电路集成电路设计的新方法,新方法具有高效的特性,且可对电路行为带来深入洞察。 |
亲,大宗购物请点击企业用户渠道>小苏的服务会更贴心!
亲,很抱歉,您购买的宝贝销售异常火爆让小苏措手不及,请稍后再试~
非常抱歉,您前期未参加预订活动,
无法支付尾款哦!
抱歉,您暂无任性付资格