专用集成电路低功耗入门 分析 技术和规范 ASIC芯片低功耗设计入门指南 集成电路设计 芯片设计 IC设计

商品名称：

专用集成电路低功耗入门：分析、技术和规范

作 者：

（美）拉凯什·查达（Rakesh Chadha），（美）J.巴斯卡尔（J.Bhasker）著；麦宋平等译

市 场 价：

89.00元

ISBN 号：

978-7-111-74590-7

出版日期：

2024年3月第1版第1次印刷

开 本：

184mm×240mm·13.5印张·266千字

出 版 社：

机械工业出版社

前言

致谢

第1章 引言1

1.1 什么是功耗1

1.2 为什么功耗很重要2

1.3 为什么功耗越来越大2

1.4 功耗去哪了3

1.5 多少才算低4

1.6 为什么要测量5

1.7 对设计复杂度的影响6

1.8 本书概要7

第2章 核心逻辑中的功耗建模8

2.1 数字设计中的功耗8

2.1.1 使用理想开关的例子8

2.1.2 CMOS数字逻辑10

2.2 动态或活动功耗14

2.2.1 组合单元的活动功耗14

2.2.2 时序单元的活动功耗17

2.2.3 内部功耗对参数的依赖19

2.3 泄漏功耗20

2.3.1 对阈值电压的依赖 20

2.3.2 对沟道长度的依赖20

2.3.3 对温度的依赖21

2.3.4 对工艺的依赖21

2.3.5 泄漏功耗建模22

2.4 高级功耗建模23

2.4.1 泄漏电流23

2.4.2 动态电流24

2.5 总结25

第3章 输入输出和宏模块中的功耗建模27

3.1 存储器宏模块27

3.1.1 动态或活动功耗28

3.1.2 泄漏功耗31

3.2 模拟宏模块中的功耗33

3.3 输入输出缓冲器的功耗34

3.3.1 通用的数字输入输出模块34

3.3.2 带终端的高速输入输出模块40

3.4 总结44

第4章 ASIC中的功耗分析45

4.1 什么是开关活动性45

4.1.1 静态概率46

4.1.2 翻转率46

4.1.3 实例46

4.2 基本单元和宏模块的功耗计算47

4.2.1 2输入与非门单元的功耗计算47

4.2.2 触发器单元的功耗计算53

4.2.3 存储器宏模块的功耗计算56

4.3 在模块或芯片级指定活动性59

4.3.1 默认全局活动性或非矢量59

4.3.2 通过输入传播活动性59

4.3.3 VCD 60

4.3.4 SAIF 62

4.4 芯片级功耗分析65

4.4.1 选择PVT角65

4.4.2 功耗分析65

4.5 总结66

第5章 电源管理的设计意图68

5.1 电源管理要求68

5.2 电源域69

5.2.1 电源域状态70

5.3 用于电源管理的特殊单元71

5.3.1 隔离单元71

5.3.2 电平移位器73

5.3.3 使能电平移位器76

5.3.4 电源开关77

5.3.5 常开单元81

5.3.6 保持单元83

5.3.7 时钟门控单元86

5.3.8 标准单元90

5.3.9 双轨存储器92

5.4 总结93

第6章 低功耗的架构技术94

6.1 总体目标94

6.1.1 影响功耗的参数95

6.2 动态频率96

6.3 动态电压缩放97

6.4 动态电压和频率缩放98

6.5 降低电源电压98

6.6 结构级时钟门控99

6.7 电源门控100

6.7.1 状态保持101

6.7.2 粗粒度和细粒度电源门控102

6.8 多电压103

6.8.1 优化电平移位器104

6.8.2 优化隔离单元105

6.9 优化存储器功耗106

6.9.1 对存储器访问进行分组106

6.9.2 避免使能引脚上的冗余活动108

6.10 操作数隔离109

6.11 设计的工作模式110

6.12 RTL技术110

6.12.1 最小化翻转次数111

6.12.2 资源共享111

6.12.3 其他112

6.13 总结112

第7章 低功耗实现技术113

7.1 工艺节点与库的权衡113

7.2 库的选择114

7.2.1 多阈值电压单元114

7.2.2 多沟道单元115

7.3 时钟门控117

7.3.1 功耗驱动的时钟门控118

7.3.2 降低时钟树功耗的其他技术119

7.4 时钟门控对时序的影响120

7.4.1 单级时钟门控120

7.4.2 多级时钟门控122

7.4.3 克隆时钟门控123

7.4.4 合并124

7.5 门级功耗优化技术124

7.5.1 使用复杂单元125

7.5.2 调节单元尺寸125

7.5.3 设置适当的压摆率125

7.5.4 引脚互换126

7.5.5 因式分解126

7.6 睡眠模式的功耗优化127

7.6.1 通过背偏压减少泄漏127

7.6.2 关闭不活动的区块128

7.6.3 存储器的睡眠和关机模式132

7.7 自适应工艺监控135

7.8 去耦电容和泄漏136

7.9 总结136

第8章 UPF功耗规范137

8.1 设置范围138

8.2 创建电源域138

8.3 创建供电端口139

8.4 创建供电网络140

8.5 连接供电网络140

8.6 域的主电源141

8.7 创建电源开关141

8.8 映射电源开关142

8.9 供电端口的状态142

8.10 电源状态表143

8.11 电平移位器规格144

8.12 隔离策略146

8.13 保持策略147

8.14 映射保持寄存器148

8.15 Mychip实例149

第9章 CPF功耗规范154

9.1 简介154

9.2 库命令155

9.2.1 定义常开单元155

9.2.2 定义全局单元155

9.2.3 定义隔离单元156

9.2.4 定义电平移位器单元156

9.2.5 定义开放源极输入引脚157

9.2.6 定义焊盘单元157

9.2.7 定义电源钳位单元158

9.2.8 定义电源钳位引脚158

9.2.9 定义电源开关单元158

9.2.10 定义相关电源引脚159

9.2.11 定义状态保持单元160

9.3 电源模式命令160

9.3.1 创建模式160

9.3.2 创建电源模式161

9.3.3 指定电源模式转换方式161

9.3.4 设置电源模式控制组162

9.3.5 结束电源模式控制组设置163

9.4 设计和实现约束163

9.4.1 创建分析视图163

9.4.2 创建偏压网络163

9.4.3 创建全局连接164

9.4.4 创建接地网络164

9.4.5 创建隔离规则164

9.4.6 创建电平移位器规则165

9.4.7 创建标称条件165

9.4.8 创建操作角166

9.4.9 创建焊盘规则166

9.4.10 创建电源域167

9.4.11 创建电源网络168

9.4.12 创建电源开关规则168

9.4.13 创建状态保持规则169

9.4.14 定义库集合170

9.4.15 标识常开驱动器170

9.4.16 标识电源逻辑170

9.4.17 标识次级域170

9.4.18 指定等效控制引脚171

9.4.19 指定输入电压公差171

9.4.20 设置功耗目标171

9.4.21 设置开关活动性172

9.4.22 更新隔离规则172

9.4.23 更新电平移位器规则172

9.4.24 更新标称条件173

9.4.25 更新电源域173

9.4.26 更新电源模式174

9.4.27 更新电源开关规则175

9.4.28 更新状态保持规则176

9.5 分层支持命令176

9.5.1 结束设计176

9.5.2 获取参数177

9.5.3 设置设计177

9.5.4 设置实例177

9.5.5 更新设计178

9.6 通用命令178

9.6.1 查找设计对象178

9.6.2 指定阵列的命名方式178

9.6.3 指定层次结构分隔符178

9.6.4 指定功耗单位179

9.6.5 指定寄存器的命名方式179

9.6.6 指定时间单位179

9.6.7 指定包含文件180

9.7 宏支持命令180

9.7.1 指定宏模型180

9.7.2 结束宏模型180

9.7.3 指定模拟端口180

9.7.4 指定二极管端口181

9.7.5 指定浮空端口181

9.7.6 指定焊盘端口181

9.7.7 指定电源参考引脚181

9.7.8 指定线馈通端口181

9.8 版本和验证支持命令182

9.8.1 指定CPF版本182

9.8.2 创建断言控制182

9.8.3 指定非法的域配置182

9.8.4 指定仿真控制183

9.9 CPF文件格式183

9.10 Mychip实例184

附录189

附录A SAIF语法189

附录B UPF 语法196

参考文献205

《专用集成电路低功耗入门：分析、技术和规范》重点关注CMOS数字专用集成电路（ASIC）设备，集中探讨了三个主要内容：如何分析或测量功耗，如何为设备指定功耗意图，以及可以用什么技术最小化功耗。《专用集成电路低功耗入门：分析、技术和规范》采用易于阅读的风格编写，章节间几乎没有依赖关系，读者可以直接跳到感兴趣的章节进行阅读。本书起始章节主要介绍如何测量功耗；随后的章节介绍低功耗的实现策略；尤其在最后，还介绍了可用于描述功耗意图的语言。

    《专用集成电路低功耗入门：分析、技术和规范》适合从事芯片设计或具备逻辑设计背景的工程技术人员阅读，也可作为高等院校集成电路科学与工程、电子科学与技术、微电子学与固体电子学等专业的高年级本科生和研究生的教材和参考书。

Rakesh Chadha是一名资深计算机辅助工程与设计专家，拥有逾25年的专业经验，其中18年深耕于项目领导与技术管理领域。他在Sematech项目中的芯片寄生效应提取和信号完整性验证方面，主管时序和信号完整性工作。他是eSilicon公司的设计技术总监，负责复杂的SOC设计方法学。

J. Bhasker是硬件描述语言和RTL综合领域的著名专家。他曾是两个工作组（IEEE 1076.6 VHDL综合工作组和IEEE 1364.1 Verilog综合工作组）的主席，并于2005年获得了IEEE计算机协会的杰出贡献奖。他是eSilicon公司的架构师，负责许多复杂设计的时序验证工作。

译者简介

麦宋平，清华大学深圳国际研究生院副教授、博士生导师，主要从事边缘智能系统及专用集成电路设计研究。近几年主持了多项科研项目，针对物联网等应用提出了多种系统及单芯片解决方案，完成了相应的芯片流片及系统集成，并有两项科研成果成功实现产业化。已发表学术论文40余篇，译作1本，获得国家授权专利20余项。