- 商品参数
-
- 作者:
(印)瓦伊巴夫·塔拉特著
- 出版社:其他
- ISBN:9787030788283
- 版权提供:其他
本书全面介绍使用Verilog进行RTL设计的ASIC设计流程和综合方法。
本书共20章,内容包括ASIC设计流程、时序设计、多时钟域设计、低功耗的设计考虑因素、架构和微架构设计、设计约束和SDC命令、综合和优化技巧、可测试性设计、时序分析、物理设计、典型案例等。本书提供了大量的练习题和案例分析,可以帮助读者更好地理解和掌握所学的知识。
本书适合数字IC设计工程师阅读,也可作为高等院校微电子、自动化、电子信息等相关专业师生的参考用书。