返回首页
苏宁会员
购物车 0
易付宝
手机苏宁

服务体验

店铺评分与同行业相比

用户评价:----

物流时效:----

售后服务:----

  • 服务承诺: 正品保障
  • 公司名称:
  • 所 在 地:
本店所有商品

  • [正版] AI加速器架构设计与实现 甄建勇 王路业 卷积神经网络 运算子系统 架构优化技术 安全与防护 整型乘法器
  • 地平线BPU首席架构师15年经验总结
    • 作者: 甄建勇,王路业著
    • 出版社: 机械工业出版社
    • 出版时间:2023-06
    送至
  • 由""直接销售和发货,并提供售后服务
  • 加入购物车 购买电子书
    服务

    看了又看

    商品预定流程:

    查看大图
    /
    ×

    苏宁商家

    商家:
    友一个图书专营店
    联系:
    • 商品

    • 服务

    • 物流

    搜索店内商品

    商品参数
    • 作者: 甄建勇,王路业著
    • 出版社:机械工业出版社
    • 出版时间:2023-06
    • ISBN:9786607416901
    • 版权提供:机械工业出版社

             店铺公告

      为保障消费者合理购买需求及公平交易机会,避免因非生活消费目的的购买货囤积商品,抬价转售等违法行为发生,店铺有权对异常订单不发货且不进行赔付。异常订单:包括但不限于相同用户ID批量下单,同一用户(指不同用户ID,存在相同/临近/虚构收货地址,或相同联系号码,收件人,同账户付款人等情形的)批量下单(一次性大于5本),以及其他非消费目的的交易订单。

    温馨提示:请务必当着快递员面开箱验货,如发现破损,请立即拍照拒收,如验货有问题请及时联系在线客服处理,(如开箱验货时发现破损,所产生运费由我司承担,一经签收即为货物完好,如果您未开箱验货,一切损失就需要由买家承担,所以请买家一定要仔细验货),

    关于退货运费:对于下单后且物流已发货货品在途的状态下,原则上均不接受退货申请,如顾客原因退货需要承担来回运费,如因产品质量问题(非破损问题)可在签收后,联系在线客服。

      本店存在书、古旧书、收藏书、二手书等特殊商品,因受采购成本限制,可能高于定价销售,明码标价,介意者勿拍!

    1.书籍因稀缺可能导致售价高于定价,图书实际定价参见下方详情内基本信息,请买家看清楚且明确后再拍,避免价格争议!

    2.店铺无纸质均开具电子,请联系客服开具电子版

     


    商品名称:

    AI加速器架构设计与实现

    作      者:

    甄建勇 王路业

    市  场 价:

    99.00

    ISBN  号:

    9787111729518

    出版日期:

     

    页      数:

    220

    开      本:


    出  版 社:

     机械工业出版社

    CONTENTS

    目 录

    前言

    第1章 卷积神经网络 1

    1.1 神经网络的结构 2

    1.2 GCN 4

    1.3 网络的基本块 7

    1.4 网络的算子 17

    1.5 网络参数量与运算量 29

    1.6 加速器编程模型 31

    1.7 硬件加速器架构分类 33

    第2章 运算子系统的设计 35

    2.1 数据流设计 35

    2.2 算力与带宽 38

    2.2.1 算力与输入带宽 38

    2.2.2 算力与输出带宽 41

    2.3 卷积乘法阵列 43

    2.3.1 Conv算法详解 43

    2.3.2 NVDLA的乘法阵列 47

    2.3.3 TPU的乘法阵列 59

    2.3.4 GPU的乘法阵列 66

    2.3.5 华为DaVinci的乘法阵列 74

    2.4 卷积运算顺序的选择 80

    2.5 池化模块的设计 81

    第3章 存储子系统的设计 86

    3.1 存储子系统概述 86

    3.1.1 存储子系统的组成 86

    3.1.2 内部缓存的设计 89

    3.2 数据格式的定义 97

    3.2.1 特征图的格式 98

    3.2.2 权重的格式 100

    第4章 架构优化技术 106

    4.1 运算精度的选择 106

    4.1.1 dynamic fixed point类型 109

    4.1.2 bfloat16类型 110

    4.2 硬件资源的复用 111

    4.2.1 FC 112

    4.2.2 de-Conv 115

    4.2.3 dilate Conv 123

    4.2.4 group Conv 123

    4.2.5 3D Conv 127

    4.2.6 TC Conv 130

    4.2.7 3D Pool 132

    4.2.8 Up Sample Pooling 136

    4.2.9 多个加速器的级联 136

    4.3 Winograd算法和FFT算法 138

    4.3.1 Winograd算法解析 138

    4.3.2 FFT算法解析 148

    4.4 除法变乘法 150

    4.5 LUT的使用 150

    4.6 宏块并行技术 155

    4.7 减少软件配置时间 156

    4.8 软件优化技术 157

    4.9 一些激进的优化技术 158

    第5章 安全与防护 160

    5.1 安全技术 160

    5.2 安全性评估 162

    5.3 防护 163

    第6章 神经网络加速器的实现 165

    6.1 乘法器的设计 165

    6.1.1 整型乘法器的设计 166

    6.1.2 浮点运算器的设计 171

    6.2 数字电路常见基本块的设计 184

    6.3 时序优化 203

    6.4 低功耗设计 207

    第7章 盘点与展望 211

    7.1 AI加速器盘点 211

    7.2 Training加速器 211

    7.3 展望 218

    后记 220

     

    这是一本讲解NPU硬件架构设计与技术实现的著作。作者将自己在CPU、GPU和NPU领域15年的软硬件工作经验融会贯通,将四代NPU架构设计经验融为一体,将端侧和云侧NPU架构合二为一,总结并提炼出本书内容。本书主要讨论神经网络硬件层面,尤其是芯片设计层面的内容,主要包含神经网络的分析、神经网络加速器的设计以及具体实现技术。通过阅读本书,读者可以深入了解主流的神经网络结构,掌握如何从零开始设计一个能用、好用的产品级加速器。

    通过阅读本书,你将:

    ?透彻理解与深度学习相关的机器学习算法及其实现

    ?学会主流图像处理领域神经网络的结构

    ?掌握加速器运算子系统和存储子系统的设计

    ?摸清加速器设计中遇到的具体问题及其解决方法

    ?了解NPU架构需要考虑的控制通路和数据通路

     

    1
    • 商品详情
    • 内容简介

    售后保障

    最近浏览

    猜你喜欢

    该商品在当前城市正在进行 促销

    注:参加抢购将不再享受其他优惠活动

    x
    您已成功将商品加入收藏夹

    查看我的收藏夹

    确定

    非常抱歉,您前期未参加预订活动,
    无法支付尾款哦!

    关闭

    抱歉,您暂无任性付资格

    此时为正式期SUPER会员专享抢购期,普通会员暂不可抢购