由于此商品库存有限,请在下单后15分钟之内支付完成,手慢无哦!
100%刮中券,最高50元无敌券,券有效期7天
活动自2017年6月2日上线,敬请关注云钻刮券活动规则更新。
如活动受政府机关指令需要停止举办的,或活动遭受严重网络攻击需暂停举办的,或者系统故障导致的其它意外问题,苏宁无需为此承担赔偿或者进行补偿。
醉染图书IC芯片设计中的静态时序分析实践9787111706861
¥ ×1
译者的话
原书前言
章引言
1.1纳米级设计
1.2什么是STA
1.3为什么要进行STA
1.4设计流程
1.4.1CMOS数字设计
1.4.2FPGA设计
1.4.3异步设计
1.5不同阶段的STA
1.6STA的局限
1.7功耗考虑
1.8可靠考虑
1.9本书概要
第2章STA概念
2.1CMOS逻辑设计
2.1.1基本MOS结构
2.1.2CMOS逻辑门
2.1.3标准单元
2.2CMOS单元建模
.电平翻转波形
2.4传播延迟
2.5波形的转换率
2.6信号之间的偏移
2.7时序弧和单调
2.8和优选时序路径
2.9时钟域
2.10工作条件
第3章标准单元库
3.1引脚电容
3.2时序建模
3.2.1线时序模型
3.2.2非线延迟模型
3..阈值规范和转换率减免
3.3时序模型——组合逻辑单元
3.3.1延迟和转换率模型
3.3.2常用组合逻辑块
3.4时序模型——时序单元
3.4.1同步检查:建立时间和保持时间
3.4.2异步检查
3.4.3传播延迟
3.5状态相关的时序模型
3.6黑箱(Black Box)的接口时序模型
3.7优选时序建模
3.7.1接收引脚电容
3.7.2输出电流
3.7.3串扰噪声分析模型
3.7.4噪声模型
3.8功耗建模
3.8.1动态功耗
3.8.2漏电功耗
3.9单元库中的属
3.9.1面积规范
3.9.2功能规范
3.9.3SDF条件
3.10特征化和工作条件
3.10.1用k系数来减免
3.10.2库单位
第4章互连寄生参数
4.1互连线电阻、电感和电容
4.2线负载模型
4.2.1互连树
4.2.2指定线负载模型
4.3提取的寄生参数的表示方法
4.3.1详细标准寄生参数格式
4.3.2精简标准寄生参数格式
4.3.3标准寄生参数交换格式
4.4耦合电容的表示方法
4.5层次化设计方法
4.6减少关键线的寄生参数
第5章延迟计算
5.1概述
5.1.1延迟计算的基础
5.1.2带有互连线的延迟计算
5.2使用有效电容的单元延迟
5.3互连线延迟
5.4转换率融合
5.5不同的转换率阈值
5.6不同的电压域
5.7路径延迟计算
5.7.1组合逻辑路径计算
5.7.2到触发器的路径
5.7.3多路径
5.8裕量计算
第6章串扰和噪声
6.1概述
……
时序(Timing), 时序, 时序! 这是数字电路在设计一块半导体芯片时z需要关注的部分。时序是什么,它是怎么被描述的,它是怎么被验(Verify)的? 一个大型数字电路设计团队可能会花费数月来设计架构、进行迭代,以达到要求的时序目标。除了功能验外,时序收敛(Timing Closure) 也是一个里程碑, 它决定了一块芯片什么时候可以被交付给半导体工厂(Foundry) 生产。本书介绍了如何用静态时序分析(STA)为纳米级芯片进行时序验。
本书用通俗易懂的语言为初学者搭建了CMOS数字设计中静态时序分析(STA)的知识框架,开篇介绍了什么是STA以及为什么要进行STA;明确学习目标后,接下来讲解标准单元库和互连寄生参数——有了这两类知识, 就可以计算单元延迟和线延迟;在搭建好STA环境后,就进入了真正的时序检查:建立时间和保持时间;随后进一步介绍了如何处理接口时序、如何处理串扰,以及验的鲁棒问题;*后,介绍了SDC、SDF、SPEF这3种*常用的文件格式。本书对于时序分析工作提供了实践意义上的指导,适合常备案头,实时翻阅。
亲,大宗购物请点击企业用户渠道>小苏的服务会更贴心!
亲,很抱歉,您购买的宝贝销售异常火爆让小苏措手不及,请稍后再试~
非常抱歉,您前期未参加预订活动,
无法支付尾款哦!
抱歉,您暂无任性付资格