返回首页
苏宁会员
购物车 0
易付宝
手机苏宁

服务体验

店铺评分与同行业相比

用户评价:----

物流时效:----

售后服务:----

  • 服务承诺: 正品保障
  • 公司名称:
  • 所 在 地:
本店所有商品

  • 醉染图书CMOS集成电路闩锁效应9787111645870
  • 正版全新
    • 作者: 温德通著 | 温德通编 | 温德通译 | 温德通绘
    • 出版社: 机械工业出版社
    • 出版时间:2020-03-01
    送至
  • 由""直接销售和发货,并提供售后服务
  • 加入购物车 购买电子书
    服务

    看了又看

    商品预定流程:

    查看大图
    /
    ×

    苏宁商家

    商家:
    醉染图书旗舰店
    联系:
    • 商品

    • 服务

    • 物流

    搜索店内商品

    商品分类

    商品参数
    • 作者: 温德通著| 温德通编| 温德通译| 温德通绘
    • 出版社:机械工业出版社
    • 出版时间:2020-03-01
    • 版次:1
    • 印次:1
    • 字数:351000
    • 页数:230
    • 开本:B5
    • ISBN:9787111645870
    • 版权提供:机械工业出版社
    • 作者:温德通
    • 著:温德通
    • 装帧:平装
    • 印次:1
    • 定价:99.00
    • ISBN:9787111645870
    • 出版社:机械工业出版社
    • 开本:B5
    • 印刷时间:暂无
    • 语种:暂无
    • 出版时间:2020-03-01
    • 页数:230
    • 外部编号:1202040383
    • 版次:1
    • 成品尺寸:暂无

    写作缘由与编写过程
    致谢
    章引言
    1.1闩锁效应概述
    1.1.1闩锁效应出现的背景
    1.1.2闩锁效应简述
    1.2闩锁效应的研究概况
    1.3小结
    参考文献
    第2章CMOS集成电路寄生双极型晶体管
    2.1双极型晶体管原理
    2.1.1双极型晶体管的工艺结构
    2.1.2双极型晶体管的工作原理
    2.1.3双极型晶体管的击穿电压
    2.1.4利用双极型晶体管分析PNPN的闩锁效应
    2.2CMOS集成电路中的寄生效应
    2.2.1CMOS中的阱电阻
    2.2.2CMOS中的寄生双极型晶体管
    2..HV-CMOS中的寄生双极型晶体管
    2.2.4BCD中的寄生双极型晶体管
    .小结
    参考文献
    第3章闩锁效应的分析方法
    3.1闩锁效应的分析技术
    3.1.1传输线脉冲技术
    3.1.2直流测量技术
    3.2两种结构的闩锁效应简介
    3.2.1PNPN闩锁效应
    3.2.2NPN闩锁效应
    3.3小结
    参考文献
    第4章闩锁效应的物理分析
    4.1闩锁效应的触发机理分类
    4.1.1NW衬底电流触发
    4.1.2PW衬底电流触发
    4.1.3NW和PW衬底电流同时触发
    4.2闩锁效应的触发方式
    4.2.1输出或者输入管脚的浪涌信号引起PN结导通
    4.2.2电源管脚的浪涌信号引起击穿或者穿通
    4..电源上电顺序引起的闩锁效应
    4.2.4场区寄生MOSFET
    4.2.5光生电流
    4.2.6NMOS热载流子注入
    4.3小结
    参考文献
    第5章闩锁效应的业界标准和测试方法
    5.1JEDEC概述
    5.2闩锁效应的测试
    5.2.1电源过电压测试V-test
    5.2.2过电流测试I-test
    5.3与无源元件相连的特殊管脚
    5.3.1特殊质的管脚
    5.3.2特殊管脚的案例
    5.4闩锁失效判断
    5.5实际案例
    5.5.1过电压测试V-test案例
    5.5.2过电流测试I-test案例
    5.6小结
    参考文献
    第6章定分析闩锁效应
    6.1实际工艺定分析
    6.1.1MOS器件之间的闩锁效应
    6.1.2二极管之间的闩锁效应
    6.1.3二极管与MOS器件之间的闩锁效应
    6.1.4N型阱与1.8V PMOS/13.5V PMOS之间的闩锁效应
    6.1.5N型阱与1.8V P-diode/13.5V P-diode之间的闩锁效应
    6.2特定条件定分析
    6.2.1电压定分析
    6.2.2版图定分析
    6.3小结
    第7章触发闩锁效应的必要条件
    7.1物理条件
    7.1.1回路增益βnβp>1
    7.1.2阱等效电阻Rn和Rp足够7.1.3形成低阻通路
    7.2电路偏置条件
    7.2.1电源电压大于自持电压
    7.2.2瞬态激励足够7..适合的偏置条件
    7.3小结
    第8章闩锁效应的改善方法
    8.1版图级抗闩锁措施
    8.1.1减小Rn和Rp
    8.1.2减小βn和βp
    8.1.3加少子和多子保护环
    8.2工艺级抗闩锁措施
    8.2.1外延CMOS技术
    8.2.2NBL深埋层技术
    8..SoICMOS技术
    8.2.4深沟槽隔离技术
    8.2.5倒阱工艺技术
    8.2.6增大NW结深
    8.3电路级抗闩锁措施
    8.3.1串联电阻
    8.3.2反偏阱
    8.4小结
    参考文献
    第9章闩锁效应的设计规则
    9.1IO电路的设计规则
    9.1.1减小寄生双极型晶体管放大系数
    9.1.2改善阱等效电阻
    9.1.3加少子和多子保护环
    9.2内部电路的设计规则
    9.2.1抑制瞬态激励
    9.2.2防止自身寄生双极型晶体管开启
    9.3小结
    参考文献
    0章闩锁效应的实例分析
    10.1器件之间的闩锁效应
    10.1.1输出电路18V PMOS与18V NMOS之间的闩锁效应
    10.1.2内部电路5V PMOS与5V NMOS之间的闩锁效应
    10.1.3电源保护电路13.5V P-diode与13.5V NMOS之间的闩锁效应
    10.2器件与阱之间的闩锁效应
    10.3闩锁效应测试击毁Poly电阻
    10.4小结
    1章寄生器件的ESD应用
    11.1寄生NPN的ESD应用
    11.1.1NMOS寄生NPN
    11.1.2寄生NPN非均匀导通问题
    11.1.3GTNMOS电源钳位保护电路
    11.1.4STNMOS电源钳位保护电路
    11.2寄生PNPN的ESD应用
    11.2.1CMOS寄生PNPN
    11.2.2寄生PNPN电源钳位ESD保护电路
    11..PNPN结构的设计规则
    11.3小结
    总结
    附录集成电路制造工业常用缩略语及中文释义

    温德通,ESD设计,于西安科技大学科技大学微学院,从事集成电路工艺制程整合,器件、闩锁效应和ESD电路设计方向工作十余年。目前已出版图书《集成电路制造工艺与工程应用》和《CMOS集成电路闩锁效应》。

    售后保障

    最近浏览

    猜你喜欢

    该商品在当前城市正在进行 促销

    注:参加抢购将不再享受其他优惠活动

    x
    您已成功将商品加入收藏夹

    查看我的收藏夹

    确定

    非常抱歉,您前期未参加预订活动,
    无法支付尾款哦!

    关闭

    抱歉,您暂无任性付资格

    此时为正式期SUPER会员专享抢购期,普通会员暂不可抢购