返回首页
苏宁会员
购物车 0
易付宝
手机苏宁

服务体验

店铺评分与同行业相比

用户评价:----

物流时效:----

售后服务:----

  • 服务承诺: 正品保障
  • 公司名称:
  • 所 在 地:
本店所有商品

  • 醉染图书数字系统设计与SOPC技术9787560543956
  • 正版全新
    • 作者: 宋彩利,康磊 编著 | 宋彩利,康磊 编编 | 宋彩利,康磊 编译 | 宋彩利,康磊 编绘
    • 出版社: 西安交通大学出版社
    • 出版时间:2012-10-01
    送至
  • 由""直接销售和发货,并提供售后服务
  • 加入购物车 购买电子书
    服务

    看了又看

    商品预定流程:

    查看大图
    /
    ×

    苏宁商家

    商家:
    醉染图书旗舰店
    联系:
    • 商品

    • 服务

    • 物流

    搜索店内商品

    商品分类

    新春将至,本公司假期时间为:2025年1月23日至2025年2月7日。2月8日订单陆续发货,期间带来不便,敬请谅解!

    商品参数
    • 作者: 宋彩利,康磊 编著| 宋彩利,康磊 编编| 宋彩利,康磊 编译| 宋彩利,康磊 编绘
    • 出版社:西安交通大学出版社
    • 出版时间:2012-10-01
    • 版次:1
    • 印次:1
    • 字数:468.00千字
    • 页数:300
    • 开本:16开
    • ISBN:9787560543956
    • 版权提供:西安交通大学出版社
    • 作者:宋彩利,康磊 编
    • 著:宋彩利,康磊 编
    • 装帧:平装
    • 印次:1
    • 定价:30.00
    • ISBN:9787560543956
    • 出版社:西安交通大学出版社
    • 开本:16开
    • 印刷时间:暂无
    • 语种:暂无
    • 出版时间:2012-10-01
    • 页数:300
    • 外部编号:1200405189
    • 版次:1
    • 成品尺寸:暂无

    第l章 FPGA数字系统设计
    1.1 数字系统设计方法简介
    1.2 FPCA结构和工作原理
    1.2.1 FPGA I作原理
    1.2.2 CycloneII系列FPGA内部结构
    1.3 FPCA设计流程
    第2章 Verilog HDL程序设计
    2.1 Verilog HDL程序的基本结构
    2.1.1 模块端口定义
    2.1.2 模块内容
    2.2 Verilog HDL的数据类型
    2.2.1 常量
    2.2.2 变量
    . Verilog HDL的运算符
    2.4 Verilog HDL的基本语句
    2.4.1 赋值语句
    2.4.2 条件语句
    2.4.3 循环语句
    2.4.4 结构声明语句
    2.4.5 编译预处理语句
    2.5 模块化程序设计
    第3章 EDA开发环境简介
    3.1 DE2-70开发板简介
    3.2 软件集成开发环境简介
    3.2.1 软件的安装
    3.2.2 驱动程序安装
    3.3 rtusⅡ设计步骤
    3.3.1 设计介绍
    3.3.2 设计过程
    第4章 常用组合和时序逻辑电路设计
    4.1 编码器
    4.2 译码器
    4.2.1 二进制译码器
    4.2.2 十进制译码器
    4.. 七段译码器
    4.3 数据选择器和数据分配器
    4.3.1 数据选择器
    4.3.2 数据分配器
    4.4 数据比较器
    4.5 奇偶产生/校验电路
    4.6 触发器
    4.6.1 基本R―S触发器
    4.6.2 D触发器
    4.6.3 J―K触发器
    4.6.4 T触发器
    4.7 器
    4.7.1 常用二进制器
    4.7.2 可预置加减器
    4.7.3 特殊功能器
    4.8 寄存器
    4.8.1 基本寄存器
    4.8.2 移位寄存器
    4.9 分频器
    4.9.1 偶数分频器
    4.9.2 奇数分频器
    4.9.3 任意整数分频器
    第5章 运算器设计
    5.1 加法器
    5.1.1 常用加法器
    5.1.2 串行加法器
    5.1.3 超前进位加法器
    5.2 减法器
    5.3 乘法器
    5.3.1 原码乘法器
    5.3.2 补码乘法器
    5.3.3 阵列乘法器
    5.4 除法器
    5.4.1 原码除法器
    5.4.2 补码除法器
    5.4.3 阵列除法器
    第6章 存储器设计
    6.1 ROM
    6.1.1 RoM存储器原理
    6.1.2 RoM存储器设计与实现
    6.2 RAM
    6.2.1 RAM存储器原理
    6.2.2 RAM存储器设计与实现
    6.3 双端口存储器
    6.3.1 双端口存储器原理
    6.3.2 双端口存储器的设计与实现
    6.4 堆栈
    6.4.1 堆栈工作原理
    6.4.2 堆栈的设计与实现
    6.5 队列
    6.5.1 队列工作原理
    6.5.2 队列的设计与实现
    6.6 存储器驱动器
    第7章 模型机设计
    7.1 模型机概述
    7.2 RISC CPU简介
    7.2.1 基本特征和构成
    7.2.2 RISC CPU基本构成
    7.3 RISC CPU指令系统设计
    7.4 RISC CPU的数据通路图
    7.5 指令流程设计
    7.6 CPU内部各功能模块的设计与实现
    7.6.1 时钟发生器(clock)
    7.6.2 程序器(PC)
    7.6.3 指令寄存器(IR)
    7.6.4 地址寄存器(MAR)
    7.6.5 数据寄存器(MI)R)
    7.6.6 寄存器组(Register Array)
    7.6.7 堆栈指针寄存器(SP)
    7.6.8 控制器(CU)
    7.6.9 算术逻辑运算单元(ALU)
    7.6.10 标志寄存器(FLAGS)
    7.7 RISC CPU设计
    7.8 模型机组成
    7.8.1 总线控制
    7.8.2 ROM
    7.8.3 RAM
    7.8.4 模型机构成
    7.8.5 模型机的样例程序
    第8章 SOPC系统设计
    8.1 IP核介绍
    8.1.1 IP核类型
    8.1.2 SOPC设计中的IP核
    8.2 NiosⅡ处理器简介
    8.2.1 Nios II的特点
    8.2.2 Nios II应用系统结构
    8.3 SOPC应用系统的开发
    8.3.1 SOPC应用系统开发步骤
    8.3.2 SOPC应用系统开发实例
    第9章 NIOS II常用外设编程
    9.1 并行接口
    9.1.1 PIO寄存器描述
    9.1.2 PIO硬件配置
    9.1.3 PIO软件编程
    9.2 中断系统
    9.2.1 中断系统硬件配置
    9.2.2 中断系统软件编程
    9.3 定时器
    9.3.1 定时器寄存器描述
    9.3.2 定时器硬件配置
    9.3.3 定时器软件编程
    9.4 存储器扩展
    9.4.1 SRAM扩展
    9.4.2 SDRAM扩展
    9.4.3 Flash扩展
    9.5 SOPC应用综合实例
    9.5.1 多功能数字钟简介
    9.5.2 多功能数字钟硬件配置
    9.5.3 多功能钟软件编程

    售后保障

    最近浏览

    猜你喜欢

    该商品在当前城市正在进行 促销

    注:参加抢购将不再享受其他优惠活动

    x
    您已成功将商品加入收藏夹

    查看我的收藏夹

    确定

    非常抱歉,您前期未参加预订活动,
    无法支付尾款哦!

    关闭

    抱歉,您暂无任性付资格

    此时为正式期SUPER会员专享抢购期,普通会员暂不可抢购