由于此商品库存有限,请在下单后15分钟之内支付完成,手慢无哦!
100%刮中券,最高50元无敌券,券有效期7天
活动自2017年6月2日上线,敬请关注云钻刮券活动规则更新。
如活动受政府机关指令需要停止举办的,或活动遭受严重网络攻击需暂停举办的,或者系统故障导致的其它意外问题,苏宁无需为此承担赔偿或者进行补偿。
醉染图书CMOS集成电路EDA技术 第2版9787111703501
¥ ×1
第2版前言版前言章CMOS集成电路EDA技术11.1CMOS集成电路EDA技术概述11.2CMOS模拟集成电路设计流程31.3CMOS模拟集成电路EDA工具分类51.4CMOS数字集成电路设计流程91.5CMOS数字集成电路EDA工具分类111.6小结13第2章模拟电路设计及工具CadenceSpectre142.1Spectre的特点142.2Spectre的设计方法16.Spectre与EDA软件的连接172.4Spectre的基本操作182.4.1CadenceSpectre启动设置182.4.2Spectre主窗口和选项介绍192.4.3设计库管理器介绍222.4.4电路图编辑器介绍252.4.5模拟设计环境介绍292.4.6波形显示窗口介绍322.4.7波形计算器介绍372.5Spectre库中的基本器件422.5.1无源器件422.5.2有源器件422.5.3信号源432.6低压差线稳压器的设计与42.7高阶功能与实例532.7.1FFT32.7.2MonteCarlo92.8小结65第3章版图设计工具CadenceVirtuoso663.1Virtuoso界面介绍663.1.1窗口标题栏683.1.2状态栏693.1.3菜单栏693.1.4图标菜单773.1.5设计区域793.1.6光标和指针793.1.7鼠标状态803.1.8提示栏813.1.9层选择窗口813.2Virtuoso基本操作833.2.1创建矩形833.2.2创建多边形843..创建路径853.2.4创建标识名863.2.5创建器件和阵列863.2.6创建接触孔883.2.7创建圆形图形883.2.8移动命令903.2.9复制命令913.2.10拉伸命令913.2.11删除命令9.2.12合并命令9.2.13选择和放弃选择命令933.2.14改变层次关系命令943.2.15切割命令963.2.16旋转命令973.2.17属命令983.2.18分离命令993.3运算放大器版图设计实例1003.3.1NMOS晶体管版图设计1003.3.2运算放大器版图设计1063.4小结114第4章模拟版图验及参数提取工具MentorCalibre1154.1MentorCalibre版图验工具调用1154.1.1VirtuosoLayoutEditor工具启动1154.1.2采用Calibre图形界面启动1184.1.3采用CalibreView查看器启动1184.2MentorCalibreDRC验1204.2.1CalibreDRC验简介1204.2.2CalibreDRC界面介绍1224..CalibreDRC验流程举例1284.3MentorCalibreLVS验1374.3.1CalibreLVS验简介1374.3.2CalibreLVS界面介绍1384.3.3CalibreLVS验流程举例1494.4MentorCalibre寄生参数提取1584.4.1CalibrePEX验简介1584.4.2CalibrePEX界面介绍1594.4.3CalibrePEX流程举例1694.5小结175第5章硬件描述语言及工具Modelsim1765.1硬件描述语言及概述1765.2硬件描述语言与应用实例1775.2.1硬件描述语言基础1775.2.2硬件描述语言应用实例1855..硬件描述语言的可综合设计1905.2.4硬件描述语言设计实例1915.3数字电路工具Modelsim1955.3.1Modelsim的特点与应用1965.3.2Modelsim的基本使用1995.3.3Modelsim的进阶使用2085.4小结2第章数字逻辑综合及DesignCompiler2246.1逻辑综合概述2246.1.1逻辑综合的定义及发展历程2246.1.2逻辑综合的流程2256.2DesignCompiler简介2266.2.1DesignCompiler的功能2266.2.2DesignCompiler的使用模式2276..DC-Tcl简介2286.3DesignCompiler综合设计2..1启动工具及初始环境配置2..2综合库4..3DesignCompiler综合流程5.4静态时序分析与设计约束2436.4.1静态时序分析2436.4.2亚稳态2456.4.3时钟的约束2456.4.4输入输出路径的约束2476.4.5组合逻辑路径的约束2486.4.6时间预算2496.4.7设计环境约束2506.4.8多时钟同步设计约束2536.4.9异步设计约束2556.4.10多时钟的时序约束2566.5基于状态机的交通灯综合2586.6小结262第7章数字电路物理层设计工具ICCompiler2637.1ICCompiler简介2637.2ICCompiler物理层设的据准备2657.2.1逻辑层数据2657.2.2物理层数据2667..设据2667.3创建设据库与后端数据的设置2677.3.1逻辑库设置2677.3.2物理库设置2677.3.3文件设置2687.3.4创建设据库2687.3.5库文件检查2687.3.6网表导入2687.3.7Tlu+文件设置与检查2697.3.8电源网络设置2697.3.9TIE单元设置2707.3.10导入SDC文件并进行时序约束检查2707.3.11定时序优化参数2717.4不同PVT角下综合优化的设置方法2737.4.1scenario的建立2747.4.2PVT角设定2747.5宏单元与IO布局2767.5.1IO布局与芯片布局空间创建2767.5.2宏单元的摆放2777.6电源网络的设计与分析2787.6.1设计电源和地环2787.6.2设计电源和地条2787.6.3连接宏单元和标准单元2797.7标准单元的布局与优化2807.7.1检查需要添加tapcell2817.7.2sparecell的标识2817.7.3检查设计输入文件与约束2817.7.4确认所有路径已经被正确地设置2817.8时钟树综合与优化2837.8.1综合前的检查2837.8.2时钟树综合设置2837.8.3执行时钟树综合核心命令2867.9芯片布线与优化2877.9.1布线前的检查2877.9.2ICC布线相关设置2877.9.3天线效应简介与设置2897.9.4执行布线命令2907.1
亲,大宗购物请点击企业用户渠道>小苏的服务会更贴心!
亲,很抱歉,您购买的宝贝销售异常火爆让小苏措手不及,请稍后再试~
非常抱歉,您前期未参加预订活动,
无法支付尾款哦!
抱歉,您暂无任性付资格