由于此商品库存有限,请在下单后15分钟之内支付完成,手慢无哦!
100%刮中券,最高50元无敌券,券有效期7天
活动自2017年6月2日上线,敬请关注云钻刮券活动规则更新。
如活动受政府机关指令需要停止举办的,或活动遭受严重网络攻击需暂停举办的,或者系统故障导致的其它意外问题,苏宁无需为此承担赔偿或者进行补偿。
醉染图书逻辑势——高速CMOS电路设计9787030679031
¥ ×1
序
译者序
开篇
前言
章 逻辑势方法
1.1 简介
1.2 逻辑门的延迟
1.3 多层级的电路
1.4 层级数
1.5 本章方法小结
1.6 内容前瞻
1.7 习题
第2章 设计实例
2.1 8-输入与门
2.2 译码器
. 同步仲裁
..1 初始电路
..2 改进电路
.. 新设计
2.4 本章小结
2.5 习题
第3章 基于逻辑势的推导方法
3.1 逻辑门模型
3.2 逻辑门的延迟
3.3 路径延迟的化方法
3.4 路径长度的选择方法
3.5 错误的层级数
3.6 错误的门尺寸
3.7 本章小结
3.8 习题
第4章 逻辑势演算
4.1 逻辑势的定义
4.2 输入端的分类
4.3 逻辑势的计算
4.4 非对称逻辑门
4.5 逻辑门的分类
4.5.1 与非门
4.5.2 或非门
4.5.3 选择器和态相器
4.5.4 异或门、同或门和奇偶校验门
4.5.5 多数表决门
4.5.6 加法器进位链
4.5.7 动态锁存器
4.5.8 动态穆勒C单元
4.5.9 逻辑势的上界
4.6 估算寄生延迟
4.7 逻辑势的质
4.8 习题
第5章 模型校准
5.1 校准技术
5.2 设计测试电路
5.2.1 上升、下降和平均延迟
5.2.2 输入选择
5.. 寄生电容
5.2.4 制程度
5.3 表征方法
5.3.1 数据表
5.3.2 测试芯片
5.4 特殊电路的校正
5.5 本章小结
5.6 习题
第6章 非对称逻辑门
6.1 设计非对称逻辑门
6.2 非对称逻辑门的应用
6.3 本章小结
6.4 习题
第7章 上升与下降不同时的延迟
7.1 延迟分析
7.2 实例分析
7.2.1 偏斜门
7.2.2 γ和μ对逻辑势的影响
7.3 优化CMOS的P/N值
7.4 本章小结
7.5 习题
第8章 电路系列
8.1 伪NMOS电路
8.2 多米诺电路
8.2.1 动态门的逻辑势
8.2.2 多米诺电路的层级势
8.. 设计特定逻辑的静态门
8.2.4 设计动态门
8.3 传输门
8.4 本章小结
8.5 习题
第9章 放大器的
9.1 叉电路的形式
9.2 一个叉电路应该有多少个层级?
9.3 本章小结
9.4 习题
0章 分支与内部互连
10.1 单输入分支电路
10.1.1 等长分支路径
10.1.2 不等长分支路径
10.2 逻辑单元后的分支
10.3 分支与重组电路
10.4 内部互连
10.4.1 短导线
10.4.2 长导线
10.4.3 中等长导线
10.5 设计方法
10.6 习题
1章 宽体结构
11.1 n-输入与门结构
11.1.1 逻辑势
11.1.2 延迟
11.1.3 的宽体逻辑
11.2 n-输入穆勒C单元电路
11.2.1 逻辑势
11.2.2 延迟
11.3 译码器
11.3.1 简单译码器
11.3.2 预译码
11.3.3 Lyon-Schediwy译码器
11.4 选择器
11.4.1 选择器的宽度
11.4.2 中等宽度的选择器
11.5 本章小结
11.6 习题
2章 总结
12.1 逻辑势理论
12.2 顿悟逻辑势
1. 设计流程
12.4 设计路径的方法
12.4.1 模拟和微调
12.4.2 等量扇出
12.4.3 等量延迟
12.4.4 数值优化
12.5 逻辑势方法的缺陷
12.6 离别语
附录A 术语表
附录B 参考的制程参数
附录C 精选习题的解
参考文献
索引
亲,大宗购物请点击企业用户渠道>小苏的服务会更贴心!
亲,很抱歉,您购买的宝贝销售异常火爆让小苏措手不及,请稍后再试~
非常抱歉,您前期未参加预订活动,
无法支付尾款哦!
抱歉,您暂无任性付资格