由于此商品库存有限,请在下单后15分钟之内支付完成,手慢无哦!
100%刮中券,最高50元无敌券,券有效期7天
活动自2017年6月2日上线,敬请关注云钻刮券活动规则更新。
如活动受政府机关指令需要停止举办的,或活动遭受严重网络攻击需暂停举办的,或者系统故障导致的其它意外问题,苏宁无需为此承担赔偿或者进行补偿。
[正版]嵌入式RAM的优化设计及前后端关键技术研究/西安培华学院学术文库 正版书籍 周清军 西北工大9787561249
¥ ×1
店铺公告
为保障消费者合理购买需求及公平交易机会,避免因非生活消费目的的购买货囤积商品,抬价转售等违法行为发生,店铺有权对异常订单不发货且不进行赔付。异常订单:包括但不限于相同用户ID批量下单,同一用户(指不同用户ID,存在相同/临近/虚构收货地址,或相同联系号码,收件人,同账户付款人等情形的)批量下单(一次性大于5本),以及其他非消费目的的交易订单。 温馨提示:请务必当着快递员面开箱验货,如发现破损,请立即拍照拒收,如验货有问题请及时联系在线客服处理,(如开箱验货时发现破损,所产生运费由我司承担,一经签收即为货物完好,如果您未开箱验货,一切损失就需要由买家承担,所以请买家一定要仔细验货), 关于退货运费:对于下单后且物流已发货货品在途的状态下,原则上均不接受退货申请,如顾客原因退货需要承担来回运费,如因产品质量问题(非破损问题)可在签收后,联系在线客服。
作者简介:
周清军,男,1976年9月生,工学博士,副教授,华为高级工程师,西安培华学院、中兴电信学院通信工程学科带头人,电子系主任。主要研究领域:无线通信、智能终端及智能可穿戴数字IC前端设计等。
目录:
第一章 绪论
1.1 集成电路产业的特点
1.2 发达国家和地区集成电路发展的几种模式
1.3 中国集成电路的发展
1.4 SOC的重要性
1.5 嵌入式SRAM在SOC设计中的地位和作用
1.6 SOC设计的关键技术
第二章 芯片测试技术
2.1 测试的概念及意义
2.2 芯片故障及其模型
2.3 芯片的失效分析
2.4 可测性设计技术
2.5 SOC芯片对测试的要求
2.6 验证测试面临的挑战
2.7 本章小结
第三章 嵌入式RAM的前端高成品率优化设计
3.1 存储器成品率的重要性
3.2 RAM的故障模型
3.3 嵌入式存储器测试算法分析
3.4 MARCH算法综述
3.5 SRAM的高成品率优化方法
3.6 本章小结
第四章 嵌入式RAM的前端低功耗优化设计
4.1 低功耗技术
4.2 动态功耗估计方法
4.3 静态功耗估计方法
4.4 SRAM的低功耗优化设计
4.5 本章小结
第五章 优化的RAM在SOC中的应用
5.1 SOC总体构架
5.2 验证方法
5.3 Onespin模型验证
5.4 ModelSim仿真验证
5.5 软硬件协同验证
5.6 Pad控制逻辑设计
5.7 综合处理与后端流程
5.8 本章小结
第六章 sOC芯片的可测性设计
6.1 SOC测试面临的挑战
6.2 SOC芯片测试结构
6.3 SOC测试访问机制
6.4 SOC可测性设计实例
6.5 本章小结
第七章 嵌入式RAM的测试技术
7.1 嵌入式RAM的可测性设计技术
7.2 测试向量生成
7.3 SRAM的测试结果及分析
7.4 本章小结
第八章 半导体后端工艺技术
8.1 晶圆的制备
8.2 高温工艺及掺杂技术
8.3 薄膜生长技术
8.4 光刻和刻蚀工艺
8.5 金属化
8.6 双极型和CMOS集成电路工艺集成
第九章 芯片后端封装技术
9.1 微电子封装的类型
9.2 封装结构与材料
9.3 封装的基本流程
9.4 混合集成电路封装技术
参考文献
内容提要:
周清军著的《嵌入式RAM的优化设计及前后端关键技术研究/西安培华学院学术文库》以实际项目为基础,结合作者对数字集成电路的理解并吸取嵌入式RAM的*新研究成果,给出大量的实例,主要针对嵌入式RAM的前端优化设计及后端关键技术进行分析讲解。主要内容是嵌入式RAM的高成品率优化设计、低功耗优化设计及芯片工艺封装技术,书中使用的优化方法应用于项目开发中,已成功流片,并通过了测试。本书编写深入浅出,具有较强的实用性,关于工艺、封装等部分的编写较为基础,部分优化设计方法具有一定指导意义和参考价值。
亲,大宗购物请点击企业用户渠道>小苏的服务会更贴心!
亲,很抱歉,您购买的宝贝销售异常火爆让小苏措手不及,请稍后再试~
非常抱歉,您前期未参加预订活动,
无法支付尾款哦!
抱歉,您暂无任性付资格