- 商品参数
-
- 作者:
拉杰·耐尔著
- 出版社:机械工业出版社
- ISBN:9789628272721
- 版权提供:机械工业出版社
店铺公告
为保障消费者合理购买需求及公平交易机会,避免因非生活消费目的的购买货囤积商品,抬价转售等违法行为发生,店铺有权对异常订单不发货且不进行赔付。异常订单:包括但不限于相同用户ID批量下单,同一用户(指不同用户ID,存在相同/临近/虚构收货地址,或相同联系号码,收件人,同账户付款人等情形的)批量下单(一次性大于5本),以及其他非消费目的的交易订单。 温馨提示:请务必当着快递员面开箱验货,如发现破损,请立即拍照拒收,如验货有问题请及时联系在线客服处理,(如开箱验货时发现破损,所产生运费由我司承担,一经签收即为货物完好,如果您未开箱验货,一切损失就需要由买家承担,所以请买家一定要仔细验货), 关于退货运费:对于下单后且物流已发货货品在途的状态下,原则上均不接受退货申请,如顾客原因退货需要承担来回运费,如因产品质量问题(非破损问题)可在签收后,联系在线客服。
基本信息
书名: | 纳米级集成电路系统电源完整性分析 |
作者: | Masanori Hashimoto & Raj Nair |
出版社: | 机械工业出版社 |
出版日期: | 2017-09-01 |
版次: | |
ISBN: | 9787111569879 |
市场价: | 125.0 |
目录
译者序
原书前言
致谢
作者简介
本书作者及分工
第1章 集成电路电源完整性的重要性1
11 晶体管缩放和电源完整性退化过程1
111 恒定功率(CP)和恒定功率密度(CPD)缩放下电源完整性3
112 低功耗设计及电源完整性退化4
113 集成电路中的电源网格噪声5
114 电源完整性退化对I/O电路及信号完整性的影响8
12 电源完整性恶化的因素9
121 电源完整性退化对良率的影响9
122 减少电压扩展和增加功率11
123 制造及封装技术的增强和成本12
124 设计和验证成本13
125 不可持续的能源浪费13
13 参考文献14
第2章 电源和衬底噪声对电路的影响15
21 电源噪声和衬底噪声15
22 路径以及延迟单元和电源噪声17
221 路径延迟和电源噪声之间的关系18
222 组合单元延迟22
223 触发器时间特性25
23 耦合效应电路级时序分析28
231 难点28
232 电源噪声的时间和空间的相关性30
233 统计噪声模型32
234 个案分析34
24 模拟/射频(RF)电路的噪声影响37
241 电源噪声37
242 衬底噪声39
25 习题40
26 参考文献40
第3章 电源完整性中的时钟产生和分布42
31 时钟延时、偏移以及抖动42
32 用于时钟树的互连元件46
321 互连元件的寄生器件46
322 电感的定义46
323 电感提取47
324 互连元件仿真53
325 专用的感性互连元件55
326 信号传输时间和电感58
33 时钟树结构及其仿真60
331 时钟树结构60
332 工业级时钟分布网络应用63
34 电源噪声引起的时钟偏移64
341 串行电路中的电源噪声64
342 噪声敏感的时钟分布网络仿真65
343 在电压V和温度T变化的情况下,时钟偏移分析的实例66
344 与时钟偏移和电源噪声有关的其他工作71
35 时钟产生71
351 对与电源完整性有关的锁相环和延迟锁相环的讨论72
352 锁相环结构73
353 准则1:将锁相环与噪声进行隔离74
354 准则2:将单端电路以及物理版图设计为差分形式76
355 准则3:环路滤波器、偏置产生电路和压控振荡器的电源抑制比、
噪声设计78
36 数据通信的时钟提取80
361 开关式鉴相器80
362 数据恢复延迟锁相环和相位插值器81
37 总结81
38 参考文献81
第4章 I/O电路中的信号及电源完整性设计83
41 引言83
42 单端I/O电路设计84
目 录Ⅺ
421 同步开关输出噪声84
422 测量的同步开关输出噪声与仿真值的相关性87
423 片上电源分布网络的测量以及全局电源分布网络中的反谐振峰值89
424 信号完整性和电源完整性的联合仿真89
425 从专用集成电路芯片中所见的整体电源分布网络阻抗93
426 频域内的目标阻抗95
427 采用依赖于频率目标阻抗的信号衰减估计98
43 差分I/O设计99
431 差分I/O电路的信号完整性建模99
432 差分传输线、串扰噪声和通孔的影响100
433 机织玻璃纤维的共模转换101
44 三维系统级封装中的电源完整性设计和评估105
441 宽总线结构的优势106
442 三种层叠芯片和三维系统级封装配置107
443 完整的电源分布网络阻抗及其对同步开关输出噪声的影响113
45 总结118
46 参考文献119
第5章 电源完整性退化及建模121
51 背景121
52 电源完整性建模123
521 板级电源完整性123
522 封装管壳的电源完整性124
523 片上电源网格完整性124
53 电源完整性分析125
54 频域分析125
55 时域分析128
56 目标阻抗背景129
57 问题公式化130
58 情况电源分布网络输出电压噪声130
59 无可实现性限制的阻抗131
510 具有可实现性限制的阻抗133
5101 一阶阻抗133
5102 二阶阻抗134
511 实际电源分布网络139
5111 无等效串联电阻的理想LC结构140
内容介绍
进入21世纪以来,集成电路制造工艺的发展日新月异,目前已经进入到了的纳米级阶段。电源完整性作为系统级芯片设计的重要课题,直接影响到集成电路的可靠性、性能以及功耗。因此,本书作者以系统级电源完整性为切入点,深入探讨了电源完整性的影响、时钟产生及分布、输入/输出单元中的电源完整性设计、电源完整性建模、温度效应以及低功耗电源完整性设计等方面的问题,并以IBMPOWER7+处理器芯片作为实例进行分析,后针对新型碳纳米管互连元件在电源完整性中的应用做了简要讨论。
在线试读
媒体评论
1