[正版][全3本]数字通信同步技术+数字滤波器+数字调制解调技术的MATLAB与FPGA实现 fpga嵌入式系统开发教程

                                                    店铺公告

为保障消费者合理购买需求及公平交易机会，避免因非生活消费目的的购买货囤积商品，抬价转售等违法行为发生，店铺有权对异常订单不发货且不进行赔付。异常订单：包括但不限于相同用户ID批量下单，同一用户（指不同用户ID，存在相同/临近/虚构收货地址，或相同联系号码，收件人，同账户付款人等情形的）批量下单（一次性大于5本），以及其他非消费目的的交易订单。 温馨提示：请务必当着快递员面开箱验货，如发现破损，请立即拍照拒收，如验货有问题请及时联系在线客服处理，（如开箱验货时发现破损，所产生运费由我司承担，一经签收即为货物完好，如果您未开箱验货，一切损失就需要由买家承担，所以请买家一定要仔细验货）， 关于退货运费：对于下单后且物流已发货货品在途的状态下，原则上均不接受退货申请，如顾客原因退货需要承担来回运费，如因产品质量问题（非破损问题）可在签收后，联系在线客服。

数字调制解调技术的MATLAB与FPGA实现

本书以Altera公司的FPGA为开发平台，以MATLAB及Verilog HDL为开发工具，详细阐述数字调制解调技术的FPGA实现原理、结构、方法和仿真测试过程，并通过大量工程实例分析FPGA实现过程中的具体技术细节。主要内容包括FPGA实现数字信号处理基础、ASK调制解调、PSK调制解调、FSK调制解调、QAM调制解调以及扩频通信等。本书思路清晰、语言流畅、分析透彻，在简明阐述设计原理的基础上，追求对工程实践的指导性，力求使读者在较短的时间内掌握数字调制解调技术的FPGA设计的知识和技能。作者精心设计了与本书配套的FPGA开发板，详细讲解了工程实例的板载测试步骤及方法，形成了从理论到实践的完整学习过程，可以有效加深读者对调制解调技术的理解。

数字滤波器的MATLAB与FPGA实现

本书以Altera公司的FPGA器件为开发平台，采用MATLAB及Verilog HDL语言开发工具，详细阐述了数字滤波器的实现原理、结构、方法及仿真测试过程，并通过大量工程实例分析其在FPGA实现过程中的具体技术细节。其主要内容包括FIR滤波器、IIR滤波器、多速率滤波器、自适应滤波器、变换域滤波器、解调系统的滤波器设计等。本书思路清晰、语言流畅、分析透彻，在简明阐述设计原理的基础上，追求对工程实践的指导性，力求使读者在较短的时间内掌握数字滤波器的FPGA设计知识和技能。

数字通信同步技术的MATLAB与FPGA实现

本书以Altera公司的FPGA为开发平台，以MATLAB及Verilog HDL为开发工具，详细阐述数字通信同步技术的FPGA实现原理、结构、方法和仿真测试过程，并通过大量的工程实例分析FPGA实现过程中的具体技术细节。本书主要内容包括FPGA实现数字信号处理基础、锁相环、载波同步、自动频率控制、位同步、帧同步等。本书思路清晰、语言流畅、分析透彻，在简明阐述设计原理的基础上，注重对工程实践的指导性，力求使读者在较短的时间内掌握数字通信同步技术的FPGA设计知识和技能。作者精心设计了与本书配套的FPGA开发板，详细介绍了工程实例的实验步骤及方法，形成了从理论到实践的完整学习过程，可以有效地加深读者对数字通信同步技术的理解。

数字调制解调技术的MATLAB与FPGA实现

第1章　数字通信及FPGA概述 （1） 

1.1　数字通信系统概述 （1） 
1.1.1　数字通信的一般处理流程 （1） 
1.1.2　本书讨论的通信系统模型 （3） 
1.1.3　数字通信的特点及优势 （4） 
1.1.4　数字通信的发展概述 （6） 
1.2　数字通信中的几个基本概念 （7） 
1.2.1　与频谱相关的概念 （7） 
1.2.2　带宽的定义 （10） 
1.2.3　采样与频谱搬移 （13） 
1.2.4　噪声与信噪比 （17） 
1.3　FPGA的基础知识 （18） 
1.3.1　从晶体管到FPGA （18） 
1.3.2　FPGA的发展趋势 （21） 
1.3.3　FPGA的组成结构 （22） 
1.3.4　FPGA的工作原理 （27） 
1.4　FPGA与其他处理平台的比较 （29） 
1.4.1　ASIC、DSP及ARM的特点 （29） 
1.4.2　FPGA的特点及优势 （30） 
1.5　Altera公司FPGA简介 （31） 
1.6　FPGA开发板CRD500 （33） 
1.6.1　CRD500简介 （33） 
1.6.2　CRD500典型应用 （35） 
1.7　小结 （36） 
参考文献 （36） 
第2章　设计语言及环境介绍 （38） 
2.1　HDL简介 （38） 
2.1.1　HDL的特点及优势 （38） 
2.1.2　选择VHDL还是Verilog HDL （39） 
2.2　Verilog HDL基础 （40） 
2.2.1　Verilog HDL的特点 （40） 
2.2.2　Verilog HDL程序结构 （41） 
2.3　FPGA开发工具及设计流程 （43） 
2.3.1　Quartus II开发软件 （43） 
2.3.2　ModelSim仿真软件 （46） 
2.3.3　FPGA设计流程 （48） 
2.4　MATLAB软件 （50） 
2.4.1　MATLAB简介、工作界面和优势 （50） 
2.4.2　MATLAB中常用的信号处理函数 （53） 
2.5　MATLAB与Quartus II的数据交换 （60） 
2.6　小结 （60） 
参考文献 （61） 
第3章　FPGA实现数字信号处理基础 （62） 
3.1　FPGA中数的表示 （62） 
3.1.1　莱布尼兹与二进制 （62） 
3.1.2　定点数表示 （63） 
3.1.3　浮点数表示 （64） 
3.2　FPGA中数的运算 （67） 
3.2.1　加、减法运算 （67） 
3.2.2　乘法运算 （70） 
3.2.3　除法运算 （71） 
3.2.4　有效数据位的计算 （71） 
3.3　有限字长效应 （74） 
3.3.1　有限字长效应的产生原因 （74） 
3.3.2　A/D转换的有限字长效应 （75） 
3.3.3　系统运算中的有限字长效应 （76） 
3.4　FPGA中的常用处理模块 （78） 
3.4.1　加法器模块 （78） 
3.4.2　乘法器模块 （80） 
3.4.3　除法器模块 （82） 
3.4.4　浮点数运算模块 （83） 
3.5　小结 （84） 
参考文献 （85） 
第4章　滤波器的MATLAB与FPGA实现 （86） 
4.1　滤波器概述 （86） 
4.1.1　滤波器的分类 （86） 
4.1.2　滤波器的特征参数 （88） 
4.2　FIR滤波器与IIR滤波器的原理 （89） 
4.2.1　FIR滤波器原理 （89） 
4.2.2　IIR滤波器原理 （90） 
4.2.3　IIR滤波器与FIR滤波器的比较 （90） 
4.3　FIR滤波器的MATLAB设计 （91） 
4.3.1　利用fir1函数设计FIR滤波器 （91） 
4.3.2　利用kaiserord函数设计FIR滤波器 （94） 
4.3.3　利用fir2函数设计FIR滤波器 （94） 
4.3.4　利用firpm函数设计FIR滤波器 （96） 
4.4　IIR滤波器的MATLAB设计 （98） 
4.4.1　利用butter函数设计IIR滤波器 （98） 
4.4.2　利用cheby1函数设计IIR滤波器 （99） 
4.4.3　利用cheby2函数设计IIR滤波器 （100） 
4.4.4　利用ellip函数设计IIR滤波器 （100） 
4.4.5　利用yulewalk函数设计IIR滤波器 （101） 
4.4.6　几种滤波器设计函数的比较 （101） 
4.5　FIR滤波器的FPGA实现 （103） 
4.5.1　FIR滤波器的实现结构 （103） 
4.5.2　采用IP核实现FIR滤波器 （107） 
4.5.3　MATLAB仿真测试数据 （112） 
4.5.4　仿真测试Verilog HDL的设计 （114） 
4.5.5　FPGA实现后的仿真测试 （116） 
4.6　IIR滤波器的FPGA实现 （118） 
4.6.1　IIR滤波器的结构形式 （118） 
4.6.2　级联型结构IIR滤波器的系数量化 （120） 
4.6.3　级联型结构IIR滤波器的FPGA实现 （124） 
4.6.4　FPGA实现后的仿真测试 （127） 
4.7　IIR滤波器的板载测试 （128） 
4.7.1　硬件接口电路 （128） 
4.7.2　板载测试程序 （129） 
4.7.3　板载测试验证 （131） 
4.8　小结 （132） 
参考文献 （132） 
第5章　ASK调制解调技术的FPGA实现 （134） 
5.1　ASK调制解调原理 （134） 
5.1.1　ASK信号的产生 （134） 
5.1.2　ASK信号的解调 （136） 
5.1.3　ASK解调的性能 （137） 
5.1.4　多进制振幅调制 （138） 
5.2　ASK信号的MATLAB仿真 （138） 
5.3　ASK信号的FPGA实现 （141） 
5.3.1　FPGA实现模型及参数说明 （141） 
5.3.2　ASK信号的Verilog HDL设计 （143） 
5.3.3　FPGA实现ASK信号后的仿真测试 （144） 
5.4　非相干解调法的MATLAB仿真 （146） 
5.5　非相干解调法的FPGA实现 （148） 
5.5.1　非相干解调法的FPGA实现模型及参数说明 （148） 
5.5.2　非相干解调法的Verilog HDL设计 （148） 
5.5.3　FPGA实现非相干解调法后的仿真测试 （150） 
5.6　符号判决门限的FPGA实现 （151） 
5.6.1　确定ASK解调信号的判决门限 （152） 

5.6.2　判决门限模块的Verilog HDL实现 （152） 

…………

数字滤波器的MATLAB与FPGA实现

第1章  数字滤波器及FPGA概述    （1）

1.1  滤波器概述    （1）

1.1.1  滤波器简介    （1）

1.1.2  数字滤波器的分类    （3）

1.1.3  滤波器的特征参数    （4）

1.2  FPGA基本知识    （5）

1.2.1  FPGA的基本概念及发展历程    （5）

1.2.2  FPGA的结构和工作原理    （7）

1.2.3  IP核的概念    （13）

1.3  FPGA在数字信号处理中的应用    （14）

1.4  Altera器件简介    （15）

1.5  FPGA信号处理板CRD500    （17）

1.5.1  CRD500简介    （17）

1.5.2  CRD500的典型应用    （19）

1.6  小结    （19）

第2章  设计语言及环境介绍    （21）

2.1  Verilog HDL语言简介    （21）

2.1.1  HDL语言    （21）

2.1.2  Verilog HDL简介和程序结构    （22）

2.2  FPGA开发工具及设计流程    （25）

2.2.1  Quartus II开发套件    （25）

2.2.2  ModelSim仿真软件    （28）

2.2.3  FPGA设计流程    （30）

2.3  MATLAB软件    （32）

2.3.1  MATLAB软件简介    （32）

2.3.2  常用的信号处理函数    （35）

2.3.3  滤波器设计分析工具FDATOOL    （42）

2.4  MATLAB与Quartus II的联合应用    （43）

2.5  小结    （44）

第3章  FPGA实现数字信号处理基础    （45）

3.1  数的表示    （45）

3.1.1  莱布尼茨与二进制    （45）

3.1.2  定点数表示法    （46）

3.1.3  浮点数表示法    （48）

3.2  FPGA中数的运算    （51）

3.2.1  加/减法运算    （51）

3.2.2  乘法运算    （54）

3.2.3  除法运算    （55）

3.2.4  有效数据位的计算    （55）

3.3  有限字长效应    （58）

3.3.1  字长效应的产生因素    （58）

3.3.2  A/D转换的字长效应    （59）

3.3.3  数字滤波器系数的字长效应    （60）

3.3.4  滤波器运算中的字长效应    （61）

3.4  FPGA的常用运算模块    （62）

3.4.1  加法器模块    （62）

3.4.2  乘法器模块    （64）

3.4.3  除法器模块    （67）

3.4.4  浮点数运算模块    （68）

3.5  小结    （70）

第4章 FIR滤波器的FPGA实现    （71）

4.1  FIR滤波器的理论基础    （71）

4.1.1  线性时不变系统    （71）

4.1.2  FIR滤波器的原理    （74）

4.1.3  FIR滤波器的特性    （74）

4.1.4  FIR滤波器的结构形式    （78）

4.2  FIR滤波器的设计方法    （83）

4.2.1  窗函数法    （83）

4.2.2  频率取样法    （85）

4.2.3  *优设计方法    （85）

4.3  FIR滤波器的MATLAB设计    （86）

…………

数字通信同步技术的MATLAB与FPGA实现

第1章　同步技术的概念及FPGA基础 （1） 

1.1　数字通信中的同步技术 （1） 
1.2　同步技术的实现方法 （3） 
1.2.1　两种不同的实现原理 （3） 
1.2.2　常用的工程实现途径 （4） 
1.3　FPGA概念及其在信号处理中的应用 （5） 
1.3.1　基本概念及发展历程 （5） 
1.3.2　FPGA的结构和工作原理 （7） 
1.3.3　FPGA在数字信号处理中的应用 （14） 
1.4　Altera器件简介 （15） 
1.5　Verilog HDL语言简介 （17） 
1.5.1　HDL语言简介 （17） 
1.5.2　Verilog HDL的特点 （18） 
1.5.3　Verilog HDL的程序结构 （19） 
1.6　FPGA开发工具及设计流程 （20） 
1.6.1　Quartus II开发套件 （20） 
1.6.2　ModelSim仿真软件 （23） 
1.6.3　FPGA的设计流程 （25） 
1.7　MATLAB软件 （28） 
1.7.1　MATLAB简介 （28） 
1.7.2　MATLAB工作界面 （28） 
1.7.3　MATLAB的特点及优势 （29） 
1.7.4　MATLAB与Quartus II的数据交互 （30） 
1.8　FPGA开发板CRD500 （31） 
1.8.1　CRD500简介 （31） 
1.8.2　CRD500典型应用 （33） 
1.9　小结 （33） 
第2章　FPGA实现数字信号处理基础 （35） 
2.1　FPGA中数的表示 （35） 
2.1.1　莱布尼兹与二进制 （35） 
2.1.2　定点数表示 （36） 
2.1.3　浮点数表示 （37） 
2.2　FPGA中数的运算 （40） 
2.2.1　加/减法运算 （40） 
2.2.2　乘法运算 （43） 
2.2.3　除法运算 （45） 
2.2.4　有效数据位的计算 （45） 
2.3　有限字长效应 （48） 
2.3.1　字长效应的产生因素 （48） 
2.3.2　A/D转换器的字长效应 （49） 
2.3.3　数字系统运算中的字长效应 （50） 
2.4　FPGA中的常用运算处理模块 （52） 
2.4.1　加法器模块 （52） 
2.4.2　乘法器模块 （54） 
2.4.3　除法器模块 （57） 
2.4.4　浮点数运算模块 （58） 
2.4.5　滤波器模块 （59） 
2.5　小结 （61） 
第3章　锁相环原理及应用 （63） 
3.1　锁相环的原理 （63） 
3.1.1　锁相环的模型 （63） 
3.1.2　锁定与跟踪的概念 （64） 
3.1.3　锁相环的基本性能要求 （65） 
3.2　锁相环的组成 （66） 
3.2.1　鉴相器 （66） 
3.2.2　环路滤波器 （67） 
3.2.3　压控振荡器 （68） 
3.3　锁相环的动态方程 （68） 
3.3.1　非线性相位模型 （68） 
3.3.2　线性相位模型 （70） 
3.3.3　锁相环的传递函数 （71） 
3.4　锁相环的性能分析 （72） 
3.4.1　暂态信号响应 （72） 
3.4.2　锁相环的频率响应 （74） 
3.4.3　锁相环的稳定性 （77） 
3.4.4　非线性跟踪性能 （78） 
3.4.5　锁相环的捕获性能 （80） 
3.4.6　锁相环的噪声性能 （81） 
3.5　锁相环的应用 （83） 
3.5.1　锁相环的两种跟踪状态 （83） 
3.5.2　调频解调器 （84） 
3.5.3　调相解调器 （84） 
3.5.4　调幅信号的相干解调 （85） 
3.5.5　锁相调频器 （85） 
3.5.6　锁相调相器 （86） 
3.6　小结 （86） 
第4章　载波同步的FPGA实现 （88） 
4.1　载波同步的原理 （88） 
4.1.1　载波同步的概念及实现方法 （88） 
4.1.2　锁相环的工作方式 （89） 
4.2　锁相环的数字化模型 （90） 
4.2.1　数字鉴相器 （90） 
4.2.2　数字环路滤波器 （91） 
4.2.3　数字控制振荡器 （92） 
4.2.4　数字锁相环动态方程 （93） 
4.3　输入信号建模与仿真 （94） 
4.3.1　工程实例需求 （94） 
4.3.2　输入信号模型 （95） 
4.3.3　输入信号的MATLAB仿真 （96） 
4.4　载波同步环的参数设计 （99） 
4.4.1　总体性能参数设计 （100） 
4.4.2　数字鉴相器设计 （101） 
4.4.3　环路滤波器及数控振荡器设计 （104） 
4.5　载波同步环的FPGA实现 （106） 
4.5.1　顶层模块的Verilog HDL实现 （106） 
4.5.2　IIR滤波器的Verilog HDL实现 （108） 
4.5.3　环路滤波器的Verilog HDL实现 （112） 
4.5.4　载波同步环的FPGA实现 （114） 
4.6　载波同步环的仿真测试 （115） 
4.6.1　测试激励的Verilog HDL设计 （115） 

…………