返回首页
苏宁会员
购物车 0
易付宝
手机苏宁

服务体验

店铺评分与同行业相比

用户评价:----

物流时效:----

售后服务:----

  • 服务承诺: 正品保障
  • 公司名称:
  • 所 在 地:

欢迎光临我们店铺!书籍都是正版全新书籍,欢迎下单~!!

本店所有商品

  • 音像3D IC集成和封装(英文)(美)刘汉诚
  • 正版
    • 作者: (美)刘汉诚著 | (美)刘汉诚编 | (美)刘汉诚译 | (美)刘汉诚绘
    • 出版社: 清华大学出版社
    • 出版时间:2022-04-01
    送至
  • 由""直接销售和发货,并提供售后服务
  • 加入购物车 购买电子书
    服务

    看了又看

    商品预定流程:

    查看大图
    /
    ×

    苏宁商家

    商家:
    诺森图书音像专营店
    联系:
    • 商品

    • 服务

    • 物流

    搜索店内商品

    商品分类

    商品参数
    • 作者: (美)刘汉诚著| (美)刘汉诚编| (美)刘汉诚译| (美)刘汉诚绘
    • 出版社:清华大学出版社
    • 出版时间:2022-04-01
    • 版次:1
    • 印次:1
    • 字数:750000
    • 页数:476
    • 开本:16开
    • ISBN:9787302600657
    • 版权提供:清华大学出版社
    • 作者:(美)刘汉诚
    • 著:(美)刘汉诚
    • 装帧:平装
    • 印次:1
    • 定价:129.00
    • ISBN:9787302600657
    • 出版社:清华大学出版社
    • 开本:16开
    • 印刷时间:暂无
    • 语种:暂无
    • 出版时间:2022-04-01
    • 页数:476
    • 外部编号:1202661329
    • 版次:1
    • 成品尺寸:暂无

    Preface

    1 3D Integration for Semiconductor IC Packaging

    1.1 Introduction

    1. D Integration

    1.3 3D IC Packaging

    1.4 3D Si Integration

    1.5 3D IC Integration

    1.5.1 Hybrid Memory Cube

    1.5.2 Wide I/O DRAM and Wide I/O 2

    1.5.3 High Bandwidth Memory

    1.5.4 Wide I/O Memory (or Logic-on-Logic)

    1.5.5 Passive Interposer (2.5D IC Integration)

    1.6 Supply Chains before the TSV Era

    1.6.1 FEOL (Front-End-of-Line)

    1.6.2 BEOL (Back-End-of-Line)

    1.6.3 OSAT (Outsourced Semiconductor Assembly and Test)

    1.7 Supply Chains for the TSV Era-Who Makes the TSV

    1.7.1 TSVs Fabricated by the Via-Firsrces

    1.7.2 TSVs Fabricated by the Via-Middle Process

    1.7.3 TSVs Fabricated by the Via-Last (from the Front Side) Process

    1.7.4 TSVs Fabricated by the Via-Last (from the Back Side) Process

    1.7.5 How About the Passive TSV Interposers

    1.7.6 Who Wants to Fabricate the TSV for Passive Interposers

    1.7.7 Summary and Recommendations

    1.8 Supply Chains for the TSV Era-Who Does the MEOL, Assembly, and Test

    1.8.1 Wide I/O Memory (Face-to-Back) by TSV Via-Middle Fabrication Process

    1.8.2 Wide I/O Memory (Face-to-Face) by TSV Via-Middle Fabrication Process

    1.8.3 Wide I/O DRAM by TSV Via-Middle Fabrication Process

    1.8.4 2.5D IC Integration with TSV/RDL Passive Interposers

    1.8.5 Summary and Recommendations

    1.9 CMOS Images Sensors with TSVs

    1.9.1 Toshibas DynastronTM

    1.9.2 STMicroelectronics VGA CIS Camera Module

    1.9.3 Samsungs S5K4E5YX BSI CIS

    1.9.4 Toshibas HEW4 BSI TCM5103PL

    1.9.5 Nemoteks CIS

    1.9.6 SONYs ISX014 Stacked Camera Sensor

    1.10 MEMS with TSVs

    1.10.1 STMicroelectronics’ MEMS Inertial Sensors

    1.10.2 Disceras MEME Resonator

    1.10.3 Avagos FBAR MEMS Filter

    1.11 References

    2 Through-Silicon Vias Modeling and Testing

    2.1 Introduction

    2.2 Electrical Modeling of TSVs

    2.2.1 Analytic Model and Equations for a Generic TSV Structure

    2.2.2 Verification of the Proposed TSV Model in Frequency Domain

    2.. Verification of the Proposed TSV Model in Time Domain

    2.2.4 TSV Electrical Design Guideline

    2.2.5 Summary and Recommendations

    . Thermal Modeling of TSVs

    ..1 Cu-Filled TSV Equivalent Thermal Conductivity Extraction

    ..2 Thermal Behavior of a TSV Cell

    .. Cu-Filled TSV Equivalent Thermal Conductivity Equations

    ..4 Verification of the TSV Equivalent Thermal Conductivity Equations

    ..5 Summary and Recommendations

    2.4 Mechanical Modeling and Testing of TSVs

    2.4.1 TEM between the Cu-Filled TSV and Its Surrounding Si

    2.4.2 Experimental Results on Cu Pumping during Manufacturing

    2.4.3 Cu Pumping under Teml hock Cycling

    2.4.4 Keep-Out-Zone of Cu-Filled TSVs

    2.4.5 Summary and Recommendations

    2.5 References

    3 Stress Sensors for Thin-Wafer Handling and Strength Measurement

    4 Package Substrate Technologies

    5 Microbumps: Fabrication, Assembly, and Reliability

    6 3D Si Integration

    7 2.5D/3D IC Integration

    8 3D IC Integration with Passive Interposer

    9 Thermal Management of 2.5D/3D IC Integration

    10 Embedded 3D Hybrid Integration

    11 3D LED and IC Integration

    1 D MEMS and IC Integration

    13 3D CMOS Image Sensor and IC Integration

    14 3D IC Packaging

    Index


    "刘汉诚(John H. Lau),伊利诺伊大学香槟分校理论与应用力学博士,不列颠哥伦比亚大学结构工程硕士,威斯康星大学麦迪逊分校工程力学硕士,菲尔莱狄更斯大学管理科学硕士,台湾大学土木工程学士。
    历任台湾欣兴股份有限公司CTO、香港ASM太平洋科技有限公司高级技术顾问、台湾工业技术研究院研究员、香港科技大学客座教授、新加坡微研究院MMC实验室主任、惠普实验室/安捷伦公司资深科学家(超过25年)。
    拥有40多年的集成电路研发和制造经验,专业领域包括集成电路的设计、分析、材料、工艺、制造、认可靠、测试和热管理等,目前研究领域为芯片异构集成、SiP、TSV、扇出/扇入晶圆/面板级封装、MEMS、mini/ micro LED、3D IC集成、SMT和焊接力学等。
    发表480多篇,发明30多项专利,举办 300多场讲座,撰写20多部教科书(涉及3D IC 集成、TSV、优选 MEMS 封装、倒装芯片 WLP、面积阵列封装、高密度 PCB、SMT、DCA、无铅材料、焊接、制造和可靠等领域)。
    ASME Fellow、IEEE life Fellow、IMAPS Fellow,积极参与ASME、IEEE和IMAPS的多项技术活动。获得ASME、IEEE、SME等协会颁发的多项荣誉,包括IEEE/ECTC很好会议(1989)、IEEE/EPTC很好奖(2009)、ASME Transactions很好奖(封装杂志,2000)、IEEE Transactions很好奖(CPMT,2010)、ASME/EEP杰出技术成就奖(1998)、IEEE/CPMT制造技术奖(1994)、IEEE/CPMT杰出技术成就奖(2000)、IEEE/CPMT杰出持续技术贡献奖(2010)、SME制造全面很好奖(2001)、潘文渊杰出研究奖(2011)、IEEE 杰出成就奖(2000)、IEEE CPMT技术领域奖(2013)和 ASME 伍斯特·里德·华纳奖章(2015)等。
    "

    "(1)源自工程实践。基于作者40多年的集成电路研发和制造经验,注重封装工艺技术和实际解决方案,是工程应用的实用指南。
    (3)聚焦核心技术。重点介绍TSV,应力传感器,微凸点,RDL,硅中介层,芯片/芯片键合,芯片/晶圆键合,MEMS、LED、CMOS图像传感器的3D集成,以及热管理、可靠等关键技术问题。
    (2)拓展国际视野。洞悉国际前沿技术方向和发展趋势,熟悉优选技术和主流产品,有于快速跟踪、独立发展相关核心技术。
    (4)适合作为教材。源自作者开设的相关课程,配套PPT课件,内容系统全面,知识脉络清晰,讲解重点突出,有于培养专业技术人才。
    (5)应用领域广泛。3D集成是集成电路技术发展的重要创新方向,是实现产品微型化、高能、低成本、低功耗的重要手段。

    "

    售后保障

    最近浏览

    猜你喜欢

    该商品在当前城市正在进行 促销

    注:参加抢购将不再享受其他优惠活动

    x
    您已成功将商品加入收藏夹

    查看我的收藏夹

    确定

    非常抱歉,您前期未参加预订活动,
    无法支付尾款哦!

    关闭

    抱歉,您暂无任性付资格

    此时为正式期SUPER会员专享抢购期,普通会员暂不可抢购