加载中...
扫一扫
下载苏宁易购APP
关注苏宁推客公众号
自购省钱·分享赚钱
下载苏宁金融APP
关注苏宁易购服务号
用户评价:----
物流时效:----
售后服务:----
欢迎光临我们店铺!书籍都是正版全新书籍,欢迎下单~!!
实名认证领苏宁支付券立即领取 >
¥
提前抢
SUPER会员专享
由于此商品库存有限,请在下单后15分钟之内支付完成,手慢无哦!
欢迎光临本店铺
点我可查看更多商品哦~
100%刮中券,最高50元无敌券,券有效期7天
亲,今日还有0次刮奖机会
我的云钻:0
您的云钻暂时不足,攒足云钻再来刮
恭喜获得1张券!
今天的机会已经全部用完了,请明天再来
恭喜刮出两张券,请选择一张领取
活动自2017年6月2日上线,敬请关注云钻刮券活动规则更新。
如活动受政府机关指令需要停止举办的,或活动遭受严重网络攻击需暂停举办的,或者系统故障导致的其它意外问题,苏宁无需为此承担赔偿或者进行补偿。
音像深入理解AlteraFPGA应用设计/博客藏经阁丛书王敏志
¥ ×1
商品
服务
物流
章 好好准备你的FPGA设计 1.1 FPGA设计要求“软硬兼施” 1.2 如何选择一个合适的FPGA 1.3 教你如何从顶层规划你的设计 1.4 进行早期功耗估算避免。FPGA动力不足 1.4.1 早期功耗估算 1.4.2 功耗估算 1.5 规划并选择片内调试工具 1.6 小结第2章 快速建立你的个FPGA工程 2.1 FPGA设计基本流程 2.2 手把手教你用rtus II建立FPGA工程 . 教你如何利用脚本创建工程 ..1 rtus II各个设计流程对应的脚本命令 ..2 quartus II TCL包(Package) .. 执行与rtus II有关脚本的入口 ..4 利用脚本创建工程 2.4 利用脚本约束你的工程 2.5 利用脚本自动化完成FPGA设计 2.6 实例分析 2.7 小结第3章 采用Altera的建议行FGA设计 3.1 利用rtus II模板开始逻辑设计 3.2 同步FPGA设计方法及指导 3.2.1 同步设计的基本原则 3.2.2 异步设计的危害 3.3 使用Altera的宏函数 3.4 在FPGA中实现除法功能 3.4.1 二进制快速除法 3.4.2 使用Altera除法函数 3.5 Altera的代码风格 3.6 在代码中使用寄存器而不是锁存器 3.6.1 锁存器电路结构 3.6.2 逻辑设计中哪些情况会产生锁存器 3.6.3 锁存器分析实例 3.7 使用Altera“原语”模块 3.7.1 如何让设计中的LCELL不被软件优化 3.7.2 进位链以及如何应用在自己的设计中 3.8 小结第4章 使用ModelSim进行 4.1 ModelSire工具介绍 4.2 使用ModelSim软件进行 4.2.1 基础——利用GUI完成 4.2.2 通过创建工程来设计 4.3 为ModelSim独立版本提取A1tera库 4.3.1 提取Altera库的骤 4.3.2 Altera器件到底需要提取哪些库 4.4 教你如何用脚本完成ModelSim的自动化流程 4.5 ModelSim使用问题实例 4.6 教你如何写TestBench 4.7 实例练习 4.7.1 练习前准备 4.7.2 GUI方式实例 4.7.2 自动化创建工程实例 4.8 小结第5章 教你如何用Tiemeest来分析你的设计 5.1 10分钟学会使用Timeest 5.1.1 时序分析的基本概念 5.1.2 教你使用Timeest 5.2 时序分析的基础 5.3 了解什么是时序约束 5.3.1 时钟约束 5.3.2 I/O约束 5.4 约束例外 5.4.1 多周期路径约束 5.4.2 路径约束 5.5 Timeest使用实例 5.6 小结第6章 对你的FPGA设计进行优化 6.1 增量编译使设计加速 6.1.1 什么是增量编译 6.1.2 认识什么是逻辑锁 6.1.3 开始使用增量编译 6.2 选择使用合适的设置和约束来优化设计 6.2.1 优化之前 6.2.2 时序优化 6.. 面积优化 6.3 小结第7章 对你的FPGA设计进行调试和测试 7.1 SignalTap II 7.1.1 教你快速认识SignalTap II调试模块 7.1.2 教你快速创建个SignalTap II调试模块并调试 7.1.3 教你使用SignalTap II高级功能——Storage iction 7.1.4 教你使用SignalTap II高级功能——Power—up Trigger 7.2 FPGA测试利器Virtual JTAG 7.2.1 你所要了解的JTAG 7.2.2 告诉你什么是Virtual JTAG 7.. 教你如何在设计中使用Ⅵrtual JTAG Interface(VJI) 7.2.4 教你用脚本创建自己的GUI虚拟JTAG测试平台 7.2.5 单个JTAG连接多条电缆、多FPGA在虚拟JTAG中的应用 7.3 工程更改管理(ECO) 7.3.1 ECO及其基本操作流程 7.3.2 ECO那些事儿之属编辑器 7.3.3 ECO那些事儿之LE与ALM 7.3.4 ECO那些事儿之ALM的DATAF端口 7.4 对你的FPGA进行正确配置 7.5 小结第8章 设计实例应用分析 8.1 如何设计应用Altera的FIFO 8.1.1 教你如何设计自己的同步FIFO 8.1.2 教你如何使用Altera的同步FIFO 8.1.3 教你如何使用Altera的异步FIFO 8.2 教你如何向他人转移设计时保护自己的知识产权 8.2.1 FPGA安全设计——Altera方案 8.2.2 如何加密转移自己的设计 8.3 FPGA外挂接口之SDRAM 8.3.1 SDRM芯 8.3.2 SDRAM控制器逻辑设计 8.4 高速串行接口设计没有看上去那么难 8.4.1 GXB模块介绍 8.4.2 GXB应用实例 8.5 教你如何在FPGA中设计TDC 8.5.1 告诉你到底什么是TDC 8.5.2 基于:FPGA的TDC那些事儿之3大难题 8.5.3 基于FPGA的TDC那些事儿之设计资源LAB 8.5.4 基于FPGA的TDC那些事儿之粗细时间 8.5.5 基于FPGA的TDC那些事儿之自动校准及测量精度 8.6 利用FPGA TDC测量PLL核抖动实例 8.7 小结第9章 Altera FPGA高级设计技巧 9.1 器件结构对代码风格的影响 9.2 基本逻辑结构分析 9.3 可采用的设计技巧 9.4 专有资源利用以及优化关键路径 9.5 使用rtus II的物理综合对设计进行优化 9.5.1 针对能的物理综合优化选项 9.5.2 布线的物理综合优化 9.6 了解什么是寄存器打包 9.7 探索设计的高级手段——DSE 9.8 小结参考文献
王敏志【网名:coyoo、湘攸客】,曾就职于多家科研院所,从事过雷达、通信以及医疗方面的研发工作,主要负责数字电路方面开发,包括电路设计、DSP以及FPGA编程。
《深入理解AlteraFPGA应用设计》由王敏志编著,本书在介绍了常规的调试工具(SignalTapII)之后,使用了虚拟JTAG这个调试测试利器,这是因为在项目设计完成后进行系统测试的时候,虚拟JTAG可以让读者摆脱额外的测试接口,直接利用FPGA现成的JTAG口完成系统的测试工作。笔者借虚拟JTAG完成了多通道TDC、多通道ADC以及PMT能谱等测试,大大提高了测试效率和效果。 正是这些可以提高我们设计效率的技巧和组件,构成了本书的一大特色,也是笔者特别希望介绍给广大读者的。FPGA的设计开发是一种应用工程,本书更多是在告诉大家“怎么做”和“怎么做会更好”;当然如果可能,也会尽量给出“为什么”要这样做,但这并不是我们工程应用的重点。
抢购价:¥ 38.00
易购价:¥ 38.00
注:参加抢购将不再享受其他优惠活动
亲,很抱歉,您购买的宝贝销售异常火爆,让小苏措手不及,请稍后再试~
验证码错误
看不清楚?换一张
确定关闭
亲,大宗购物请点击企业用户渠道>小苏的服务会更贴心!
亲,很抱歉,您购买的宝贝销售异常火爆让小苏措手不及,请稍后再试~
查看我的收藏夹
非常抱歉,您前期未参加预订活动,无法支付尾款哦!
关闭
抱歉,您暂无任性付资格
继续等待
0小时0分
立即开通
SUPER会员