实名认证领苏宁支付券立即领取 >
¥
提前抢
SUPER会员专享
由于此商品库存有限,请在下单后15分钟之内支付完成,手慢无哦!
欢迎光临本店铺
点我可查看更多商品哦~
100%刮中券,最高50元无敌券,券有效期7天
亲,今日还有0次刮奖机会
我的云钻:0
您的云钻暂时不足,攒足云钻再来刮
恭喜获得1张券!
今天的机会已经全部用完了,请明天再来
恭喜刮出两张券,请选择一张领取
活动自2017年6月2日上线,敬请关注云钻刮券活动规则更新。
如活动受政府机关指令需要停止举办的,或活动遭受严重网络攻击需暂停举办的,或者系统故障导致的其它意外问题,苏宁无需为此承担赔偿或者进行补偿。
音像NiosⅡ系统开发设计与应用实例孙恺//程世恒
¥ ×1
商品
服务
物流
部 分芯片器件与开发工具章 FPGA/CPLD开发基础 1.1 FPGA/CPLD概述 1.1.1 FPGA/CPLD与EDA、ASIC技术 1.1.2 FPGA/CPLD与SOPC/SOC 1.2 FPGA/CPLD硬件体系结构 1.2.1 FPGA体系结构 1.2.2 CPLD体系结构 1.. FPGA和CPLD的比较 1.3 FPGA/CPLD的开发流程 1.4 FPGA/CPLD的常用开发工具第2章 Altera FPGA/CPLD的结构 2.1 Altera高密度FPGA 2.2 Altera低成本FPGA 2.2.1 主流低成本FPGA——Cyclone 2.2.2 新一代低成本FPGA——CycloneII第3章 rtus II的基本应用 3.1 rtus II软件的用户界面 3.2 设计输入 3.3 综合 3.4 布局布线 3.5 3.6 编程与配置第4章 rtus II辅设计工具的应用 4.1 定制元件工具MegaWizard PlugIn Manager的使用 4.1.1 IP核简介 4.1.2 基本宏单元的定制 4.2 RTL阅读器 4.2.1 JRTL阅读器简介 4.2.2 RTL阅读器用户界面 4.. 原理图的分页和模块层次的切换 4.2.4 使用RTL阅读器分析设计中的问题 4.3 SignalTapII逻辑分析器 4.4 时序收敛平面布局规划器(Timing Closure Floorplan) 4.4.1 使用Timing Closure Floorplan分析设计 4.4.2 使用Timing Closure Floorplan优化设计 4.5 Chip Editor底层编辑器 4.5.1 Chip Editor功能简介 4.5.2 使用Chip Editor的设计流程 4.5.3 Chip Editor视图 4.5.4 资源特编辑器 4.5.5 Chip Editor一般应用 4.6 时钟管理 4.6.1 时序问题 4.6.2 锁相环应用 4.7 片外高速存储器 4.8 时序约束与时序分析 4.9 设计优化第5章 ModelSim SE的基本应用 5.1 基本 5.1.1 基本流程 5.1.2 创建工作设计库 5.1.3 编译设计源文件 5.1.4 装载设计单元到器 5.1.5 运行器 5.1.6 在源代码中设置断点单步运行 5.2 ModelSim SE工程 5.2.1 创建新工程 5.2.2 编译源文件到工作库和装载设计到器中 5.. 用文件夹方式组织工程 5.2.4 添加器配置文件到工程中 5.3 波形分析第二部分 Nios II理论基础第6章 Nio II处理器 6.1 Nios II处理器系统简介 6.2 Nios II处理器体系结构 6.2.1 处理器体系结构简介 6.2.2 处理器的实现 6.. 寄存器文件 6.2.4 算术逻辑单元 6.2.5 异常和中断的控制 6.2.6 存储器与I/O组织 6.2.7 硬件辅调试模块 6.3 Nios II内核的三种类型 6.3.1 Nios II/f核 6.3.2 Nios II/s核 6.3.3 Nios II/e核 6.4 Nios II内核在SOPC Builder中的实现 6.4.1 Nios II核的选择 6.4.2 缓存与紧耦合存储器的设置 6.4.3 JTAG调试模块级别的选择 6.4.4 用户指令接口第7章 Avalon总线规范 7.1 概述 7.2 术语和概念 7.3 Avalon总线传输 7.3.1 主端口接口与从端口接口 7.3.2 Avalon总线时序 7.3.3 Avalon总线信号 7.4 Avalon从端口传输 7.4.1 从传输的Avalon总线信号 7.4.2 Avalon总线上的从端口读传输 7.4.3 在Avalon总线上的从端口写传输 7.5 Avalon主端口传输 7.5.1 主传输的Avalon信号 7.5.2 Avalon总线上的基本主端口读传输 7.5.3 Avalon总线上的基本主端口写传输 7.6 高级Avalon总线传输 7.6.1 流传输模式 7.6.2 Avalon总线控制信号 7.7 片外设备与Avalon总线接口 7.7.1 从传输的Avalon三态信号 7.7.2 无延迟的Avalon三态从端口读传输 7.7.3 Avalon三态从端口写传输第8章 Nios II系统开发设计基础 8.1 Nios II系统设计开发流程概述 8.2 SOPC Builder进行硬件开发 8.2.1 SOPC Builder简介 8.2.2 SOPC Builder开发流程 8.. 用户自定义组件创建与使用 8.3 Nios I IE软件开发 8.3.1 Nios I IE简介 8.3.2 Nios I IE开发流程 8.3.3 HAL系统库 8.3.4 高级编程第三部分 Nios II实践开发第9章 Nios II系统设计基础开发实例初级篇 9.1 Hello_world实验 9.1.1 实验目的 9.1.2 实验内容 9.1.3 实验步骤 9.2 LED实验 9.2.1 实验目的 9.2.2 实验内容 9.. 实验步骤 9.3 基于Nios II的UART串口实验 9.3.1 实验目的 9.3.2 实验内容 9.3.3 实验步骤 9.4 PIO实验 9.4.1 实验目的 9.4.2 实验内容 9.4.3 实验步骤0章 Nios II系统设计综合提高实例中级篇 10.1 Flash存储器实验 10.1.1 实验目的 10.1.2 实验内容 10.1.3 实验步骤 10.2 SSRAM和SDRAM存储器实验 10.2.1 实验目的 10.2.2 实验内容 10.. 实验步骤 10.3 DMA实验 10.3.1 实验目的 10.3.2 实验内容 10.3.3 实验原理 10.3.4 实验步骤 10.4 VGA实验 10.4.1 实验目的 10.4.2 实验内容 10.4.3 实验步骤 10.5 Nios II自定义指令实验 10.5.1 实验目的 10.5.2 实验内容 10.5.3 实验原理 10.5.4 实验步骤1章 基于嵌入式操作系统的Nios II系统设计与应用高级篇 11.1 Hello μC/OS-II实验 11.1.1 实验目的 11.1.2 实验内容 11.1.3 实验步骤 11.2 基于μC/OS-II的TCP/IP Socket Server实验 11.2.1 实验目的 11.2.2 实验内容 11.. 实验步骤 11.3 μClinux内核与根文件系统的移植及Flash在μClinux下的使用实验 11.3.1 实验目的 11.3.2 实验内容 11.3.3 实验步骤 11.3.4 Linux简介 11.4 μClinux下应用程序的建立与使用实验 11.4.1 实验目的 11.4.2 实验内容 11.4.3 实验步骤 11.5 μClinux下Ethernet通信实验 11.5.1 实验目的 11.5.2 实验内容 11.5.3 实验步骤 11.6 μClinux下USB接口实验 11.6.1 实验目的 11.6.2 实验内容 11.6.3 实验步骤参考文献
本书从PFGA理论入手,讲述了开发工具NisoII的基础,结合UP-SOPC2000教学试验平台开发了一套完整的实践体系。内容包括FPGA/CPLD开发基础,AlteraFPGA/CPLD的结构,rtusII的基本应用,rtusII辅设计工具的应用,ModelSimSE的基本应用,NiosII处理器,Avalon总线规范,NiosII系统开发设计基础,NiosII系统设计基础开发实例,NiosII系统设计综合提高实例,基于嵌入式操作系统的NiosII系统设计与应用等。
抢购价:¥ 38.00
易购价:¥ 38.00
注:参加抢购将不再享受其他优惠活动
亲,很抱歉,您购买的宝贝销售异常火爆,让小苏措手不及,请稍后再试~
验证码错误
看不清楚?换一张
确定关闭
亲,大宗购物请点击企业用户渠道>小苏的服务会更贴心!
亲,很抱歉,您购买的宝贝销售异常火爆让小苏措手不及,请稍后再试~
查看我的收藏夹
非常抱歉,您前期未参加预订活动,无法支付尾款哦!
关闭
抱歉,您暂无任性付资格
继续等待
0小时0分
立即开通
SUPER会员