由于此商品库存有限,请在下单后15分钟之内支付完成,手慢无哦!
100%刮中券,最高99元无敌券,券有效期7天
活动自2017年6月2日上线,敬请关注云钻刮券活动规则更新。
如活动受政府机关指令需要停止举办的,或活动遭受严重网络攻击需暂停举办的,或者系统故障导致的其它意外问题,苏宁无需为此承担赔偿或者进行补偿。
正版新书]FPGA系统设计 基于Verilog HDL的描述 微课视频版李莉
¥ ×1
第1章 FPGA开发简介
1.1 可编程逻辑器件概述
1.2 FPGA芯片
1.2.1 FPGA框架结构
1.2.2 Intel FPGA
1.3 FPGA开发工具
1.4 基于FPGA的开发流程
1.4.1 FPGA设计方法概论
1.4.2 典型FPGA开发流程
1.4.3 FPGA的配置
1.4.4 基于FPGA的SoC设计方法
第2章 Verilog HDL硬件描述语言
2.1 程序基本结构
2.2 Verilog HDL数据类型
2.2.1 常量
2.2.2 net型变量
2.2.3 variable型变量
2.3 Verilog HDL运算符
2.4 Verilog HDL描述语句
2.4.1 赋值语句
2.4.2 条件语句
2.4.3 结构说明语句
2.4.4 循环控制语句
2.4.5 生成语句
2.5 语句的顺序执行与并行执行
2.6 元件例化
2.7 内置基本门
2.8 Verilog语言模块描述方式
第3章 Quartus Prime设计开发环境
3.1 Quartus Prime概述
3.2 Quartus Prime设计流程
3.2.1 设计输入
3.2.2 设计处理
3.2.3 波形仿真
3.2.4 器件编程
3.3 嵌入式逻辑分析仪使用
第4章 基本电路的HDL设计
4.1 优先编码器
4.2 译码器
4.3 数据选择器
4.4 运算电路的设计
4.5 时钟信号
4.6 锁存器和触发器
4.6.1 锁存器
4.6.2 触发器
4.7 同步、异步控制信号
4.8 同步电路的设计原则
4.9 计数器
4.10 分频器
4.11 寄存器
4.11.1 寄存器
4.11.2 移位寄存器
4.11.3 串并转换电路
4.11.4 m序列产生器
4.12 有限状态机
4.13 动态扫描电路
第5章 仿真测试文件
5.1 测试文件结构
5.2 timescale指令
5.3 initial语句
5.4 always语句
5.5 系统函数
第6章 基于IP的设计
6.1 IP核
6.2 触发器IP核的Verilog HDL设计应用
6.3 存储器IP核的Verilog HDL设计应用
6.4 锁相环IP核的Verilog HDL设计应用
6.5 滤波器IP核的Verilog HDL设计应用
6.6 时钟优化IP
第7章 人机交互接口设计
7.1 键盘扫描电路的Verilog HDL设计
7.1.1 设计原理
7.1.2 设计实现
7.1.3 综合仿真
7.2 液晶驱动电路的Verilog HDL设计
7.2.1 设计原理
7.2.2 设计实现
7.2.3 综合仿真
7.3 UART串行接口电路的Verilog HDL设计
7.3.1 设计原理
7.3.2 设计实现
7.3.3 综合仿真
第8章 数字信号处理电路设计
8.1 CRC校验电路的Verilog HDL设计
8.1.1 工作原理
8.1.2 设计实现
8.1.3 综合仿真
8.2 汉明纠错码电路的Verilog HDL设计
8.2.1 工作原理
8.2.2 设计实现
8.2.3 综合仿真
8.3 滤波电路的Verilog HDL设计
8.3.11 二作原理
8.3.2 设计实现
8.3.3 综合仿真
8.4 HDB3基带信号编译码电路的Verilog HDL设计
8.4.1 工作原理
8.4.2 设计实现
8.4.3 综合仿真
第9章 密码算法设计
9.1 SM4分组密码算法的Verilog HDL设计
9.1.1 SM4算法原理
9.1.2 设计实现
9.1.3 仿真验证
9.2 ZUC序列密码算法的Verilog HDL设计
9.2.1 ZUC算法原理
9.2.2 设计实现
……
李莉 北京电子科技学院副教授,长期从事EDA技术及可编程逻辑器件的研究与教学工作,“EDA技术”北京市精品课程主讲教师,主编教材获北京市优质教材课件奖。
本书以现代电子技术的基本知识、基本理论为主线,将电子技术的基本理论与工程技术应用有机融合。
亲,大宗购物请点击企业用户渠道>小苏的服务会更贴心!
亲,很抱歉,您购买的宝贝销售异常火爆让小苏措手不及,请稍后再试~
非常抱歉,您前期未参加预订活动,
无法支付尾款哦!
抱歉,您暂无任性付资格
