返回首页
苏宁会员
购物车 0
易付宝
手机苏宁

服务体验

店铺评分与同行业相比

用户评价:----

物流时效:----

售后服务:----

  • 服务承诺: 正品保障
  • 公司名称:
  • 所 在 地:

  • 正版新书]计算机组成原理实践教程(教育部高等学校计算机类专业
  • 全店均为全新正版书籍,欢迎选购!新疆西藏青海(可包挂刷).港澳台及海外地区bu bao快递
    • 作者: 编者:高明霞//宋书瀛//苏醒//蔡旻//侯毓敏等|著 | 编者:高明霞//宋书瀛//苏醒//蔡旻//侯毓敏等|编 | 编者:高明霞//宋书瀛//苏醒//蔡旻//侯毓敏等|译 | 编者:高明霞//宋书瀛//苏醒//蔡旻//侯毓敏等|绘
    • 出版社: 清华大学音像出版社
    • 出版时间:2025-05-01
    送至
  • 由""直接销售和发货,并提供售后服务
  • 加入购物车 购买电子书
    服务

    看了又看

    商品预定流程:

    查看大图
    /
    ×

    苏宁商家

    商家:
    君凤文轩图书专营店
    联系:
    • 商品

    • 服务

    • 物流

    搜索店内商品

    商品分类

    商品参数
    • 作者: 编者:高明霞//宋书瀛//苏醒//蔡旻//侯毓敏等|著| 编者:高明霞//宋书瀛//苏醒//蔡旻//侯毓敏等|编| 编者:高明霞//宋书瀛//苏醒//蔡旻//侯毓敏等|译| 编者:高明霞//宋书瀛//苏醒//蔡旻//侯毓敏等|绘
    • 出版社:清华大学音像出版社
    • 出版时间:2025-05-01
    • 版次:1
    • 印次:1
    • 印刷时间:2025-05-01
    • 页数:109
    • 开本:16开
    • ISBN:9787302685784
    • 版权提供:清华大学音像出版社
  • 作者: 编者:高明霞//宋书瀛//苏醒//蔡旻//侯毓敏等|
  • 著: 编者:高明霞//宋书瀛//苏醒//蔡旻//侯毓敏等|
  • 装帧: 暂无
  • 印次: 1
  • 定价: 38.9
  • ISBN: 9787302685784
  • 出版社: 清华大学
  • 开本: 16开
  • 印刷时间: 2025-05-01
  • 语种: 暂无
  • 出版时间: 2025-05-01
  • 页数: 109
  • 外部编号: 庄村53122
  • 版次: 1
  • 成品尺寸: 暂无
  • 第1章 Mars下载、安装及使用
    1.1 Mars简介
    1.2 Mars下载、安装及功能
    1.3 Mars使用实例
    1.4 实验
    1.4.1 编写单周期主机测试程序
    1.4.2 编写多周期主机测试程序
    1.4.3 编写中断处理子程序以及主调测试程序
    第2章 Logisim下载、安装及使用
    2.1 Logisim简介
    2.2 Logisim下载及安装
    2.3 Logisim使用实例
    2.4 实验
    2.4.1 使用Logisim实现一个32位数据存储器
    2.4.2 使用Logisim实现一个32位寄存器组
    第3章 iverilog+GTKWave下载、安装及使用
    3.1 iverilog和GTKWave简介
    3.2 iverilog+GTKWave下载及安装
    3.3 iverilog+GTKWave使用实例
    3.4 实验
    第4章 Xilinx ISE开发环境
    4.1 Xilinx ISE简介
    4.2 Xilinx ISE下载及安装
    4.3 创建ISE工程
    4.4 基于Xilinx ISE的开发流程
    4.4.1 需求分析与规划
    4.4.2 电路设计与实现
    4.4.3 综合与优化
    4.4.4 下载与调试
    4.5 本章小结
    第5章 MIPS单周期主机设计
    5.1 MIPS单周期主机设计思想
    5.1.1 数据通路设计
    5.1.2 控制器设计
    5.2 基于Logisim的取指部件IFU设计样例
    5.3 基于iverilog+GTKWave的取指令部件IFU设计样例
    5.3.1 IFU模块定义
    5.3.2 IFU模块的Verilog实现
    5.3.3 Testbench模块的Verilog实现
    5.3.4 IFU模块的波形仿真
    5.4 实验
    5.4.1 使用Logisim设计并实现一个32位单周期主机
    5.4.2 使用iverilog+GTKWave设计并实现一个32位单周期主机
    第6章 MIPS多周期主机设计
    6.1 MIPS多周期主机设计思想
    6.1.1 数据通路设计思想
    6.1.2 控制器设计思想
    6.2 基于iverilog+GTKWave的新增IR设计样例
    6.2.1 IR模块定义
    6.2.2 IR模块的Verilog实现
    6.2.3 IR模块的波形仿真
    6.3 基于iverilog+GTKWave的控制器设计样例
    6.4 实验
    第7章 基于Verilog HDL的MIPS微系统设计
    7.1 CP0介绍以及设计样例
    7.2 Bridge及外围设备设计样例
    7.3 MIPS微系统综合设计样例
    7.4 实验
    第8章 FPGA开发MIPS微系统
    8.1 基于ISE的仿真
    8.2 基于ISE的实现
    8.3 基于ISE的硬件编程
    8.3.1 下载程序
    8.3.2 硬件编程结果输出
    8.4 实验

    售后保障

    最近浏览

    猜你喜欢

    该商品在当前城市正在进行 促销

    注:参加抢购将不再享受其他优惠活动

    x
    您已成功将商品加入收藏夹

    查看我的收藏夹

    确定

    非常抱歉,您前期未参加预订活动,
    无法支付尾款哦!

    关闭

    抱歉,您暂无任性付资格

    此时为正式期SUPER会员专享抢购期,普通会员暂不可抢购