由于此商品库存有限,请在下单后15分钟之内支付完成,手慢无哦!
100%刮中券,最高99元无敌券,券有效期7天
活动自2017年6月2日上线,敬请关注云钻刮券活动规则更新。
如活动受政府机关指令需要停止举办的,或活动遭受严重网络攻击需暂停举办的,或者系统故障导致的其它意外问题,苏宁无需为此承担赔偿或者进行补偿。
正版新书]计算机组成原理实践教程(教育部高等学校计算机类专业
¥ ×1
第1章 Mars下载、安装及使用
1.1 Mars简介
1.2 Mars下载、安装及功能
1.3 Mars使用实例
1.4 实验
1.4.1 编写单周期主机测试程序
1.4.2 编写多周期主机测试程序
1.4.3 编写中断处理子程序以及主调测试程序
第2章 Logisim下载、安装及使用
2.1 Logisim简介
2.2 Logisim下载及安装
2.3 Logisim使用实例
2.4 实验
2.4.1 使用Logisim实现一个32位数据存储器
2.4.2 使用Logisim实现一个32位寄存器组
第3章 iverilog+GTKWave下载、安装及使用
3.1 iverilog和GTKWave简介
3.2 iverilog+GTKWave下载及安装
3.3 iverilog+GTKWave使用实例
3.4 实验
第4章 Xilinx ISE开发环境
4.1 Xilinx ISE简介
4.2 Xilinx ISE下载及安装
4.3 创建ISE工程
4.4 基于Xilinx ISE的开发流程
4.4.1 需求分析与规划
4.4.2 电路设计与实现
4.4.3 综合与优化
4.4.4 下载与调试
4.5 本章小结
第5章 MIPS单周期主机设计
5.1 MIPS单周期主机设计思想
5.1.1 数据通路设计
5.1.2 控制器设计
5.2 基于Logisim的取指部件IFU设计样例
5.3 基于iverilog+GTKWave的取指令部件IFU设计样例
5.3.1 IFU模块定义
5.3.2 IFU模块的Verilog实现
5.3.3 Testbench模块的Verilog实现
5.3.4 IFU模块的波形仿真
5.4 实验
5.4.1 使用Logisim设计并实现一个32位单周期主机
5.4.2 使用iverilog+GTKWave设计并实现一个32位单周期主机
第6章 MIPS多周期主机设计
6.1 MIPS多周期主机设计思想
6.1.1 数据通路设计思想
6.1.2 控制器设计思想
6.2 基于iverilog+GTKWave的新增IR设计样例
6.2.1 IR模块定义
6.2.2 IR模块的Verilog实现
6.2.3 IR模块的波形仿真
6.3 基于iverilog+GTKWave的控制器设计样例
6.4 实验
第7章 基于Verilog HDL的MIPS微系统设计
7.1 CP0介绍以及设计样例
7.2 Bridge及外围设备设计样例
7.3 MIPS微系统综合设计样例
7.4 实验
第8章 FPGA开发MIPS微系统
8.1 基于ISE的仿真
8.2 基于ISE的实现
8.3 基于ISE的硬件编程
8.3.1 下载程序
8.3.2 硬件编程结果输出
8.4 实验
亲,大宗购物请点击企业用户渠道>小苏的服务会更贴心!
亲,很抱歉,您购买的宝贝销售异常火爆让小苏措手不及,请稍后再试~
非常抱歉,您前期未参加预订活动,
无法支付尾款哦!
抱歉,您暂无任性付资格
