返回首页
苏宁会员
购物车 0
易付宝
手机苏宁

服务体验

店铺评分与同行业相比

用户评价:----

物流时效:----

售后服务:----

  • 服务承诺: 正品保障
  • 公司名称:
  • 所 在 地:

  • 正版新书]Verilog HDL数字系统设计王建民9787560367217
  • 全店均为全新正版书籍,欢迎选购!新疆西藏青海(可包挂刷).港澳台及海外地区bu bao快递
    • 作者: 王建民著 | 王建民编 | 王建民译 | 王建民绘
    • 出版社: 哈尔滨工业大学出版社
    • 出版时间:2017-06-01
    送至
  • 由""直接销售和发货,并提供售后服务
  • 加入购物车 购买电子书
    服务

    看了又看

    商品预定流程:

    查看大图
    /
    ×

    苏宁商家

    商家:
    君凤文轩图书专营店
    联系:
    • 商品

    • 服务

    • 物流

    搜索店内商品

    商品分类

    商品参数
    • 作者: 王建民著| 王建民编| 王建民译| 王建民绘
    • 出版社:哈尔滨工业大学出版社
    • 出版时间:2017-06-01
    • 版次:1
    • 印次:1
    • 印刷时间:2017-06-01
    • 字数:559千字
    • 页数:380
    • 开本:16开
    • ISBN:9787560367217
    • 版权提供:哈尔滨工业大学出版社
  • 作者: 王建民
  • 著: 王建民 译
  • 装帧: 暂无
  • 印次: 1
  • 定价: 68
  • ISBN: 9787560367217
  • 出版社: 哈尔滨工业大学出版社
  • 开本: 16开
  • 印刷时间: 2017-06-01
  • 语种: 中文
  • 出版时间: 2017-06-01
  • 页数: 380
  • 外部编号: 五三B39036
  • 版次: 1
  • 成品尺寸: 暂无
  • 第1章 数字系统设计概述
    1.1 引言
    1.2 ASIC和FPGA
    1.3 数字设计的层次
    1.4 硬件描述语言
    1.5 典型设计流程
    本章小结
    习题与思考题1
    第2章 组合逻辑电路设计回顾
    2.1 数字电路的基本概念
    2.2 布尔代数和逻辑门
    2.3 逻辑函数的化简
    2.4 组合逻辑电路的设计方法
    2.5 若干常用组合逻辑电路
    本章小结
    习题与思考题2
    第3章 时序逻辑设计回顾
    3.1 时序逻辑电路
    3.2 基本存储元件
    3.3 时序逻辑电路的分析
    3.4 时序逻辑电路的设计
    3.5 若干常用的时序逻辑电路
    本章小结
    习题与思考题3
    第4章 Verilog硬件描述语言
    4.1 引言
    4.2 第1 个VemDgHDL实例
    4.3 基本词法规定
    4.4 数据类型
    4.5 程序框架
    4.6 结构级描述
    4.7 门级描述
    4.8 Testbench
    本章小结
    习题与思考题4
    第5章 组合逻辑电路
    5.1 引言
    5.2 连续赋值语句
    5.3 VerilogHDL操作符
    5.4 组合逻辑always块
    5.5 Ⅱ语句
    5.6 case语句
    5.7 条件语句的综合
    5.8 可重用设计
    5.9 组合逻辑电路设计实例
    5.10 高效的HDL描述
    5.11 组合逻辑电路设计要点
    本章小结
    习题与思考题5
    第6章 基本时序逻辑电路
    6.1 引言
    6.2 时序逻辑电路
    6.3 同步时序逻辑电路
    6.4 基于原语的时序电路设计
    6.5 基本存储元件的VerilogHDL实现
    6.6 设计实例
    6.7 时序逻辑电路的’restbench
    6.8 时序逻辑电路设计要点
    本章小结
    习题与思考题6
    第7章 同步时序逻辑电路的时序分析
    7.1 引言
    7.2 VerilogHDL的抽象层次
    7.3 同步时序电路的时序分析方法
    7.4 组合逻辑的传播延迟
    7.5 时序逻辑电路的传播延迟
    7.6 提高电路的最高工作频率
    7.7 提高电路的建立时间和保持时间
    本章小结
    习题与思考题7
    第8章 有限状态机
    8.1 引言
    8.2 有限状态机
    8.3 米利状态机和摩尔状态机
    8.4 状态转换图和算法状态机图
    8.5 有限状态机的性能和时序
    8.6 状态赋值
    8.7 FSM的Verilog:HDI.实现
    8.8 输出缓冲器
    8.9 设计实例
    本章小结
    习题与思考题8
    第9章 数据通道(F'SMD)
    9.1 引言
    9.2 寄存器传输级设计
    9.3 FSMD设计原理
    9.4 FSMD设计方法和步骤
    9.5 流水线设计
    9.6 FSMD设计实例
    本章小结
    习题与思考题9
    第10章 FSMD设计实践
    10.1 引言
    10.2 定点数的表示及饱和算术运算
    10.3 混合方程
    10.4 混合方程的直接实现
    10.5 输入寄存器和输出寄存器
    10.6 流水线设计和流水线执行单元
    10.7 资源共享数据通道的设计
    10.8 带有握手信号的数据通道
    10.9 具有输入总线的数据通道
    10.10 递归计算、初始化和计算
    10.11 复杂数据通道的设计方法
    10.12 寄存器的Schedule
    10.13 数据流图的等价变形
    本章小结
    习题与思考题10
    第11章 SPI主机接口设计
    11.1 引言
    11.2 SPI总线标准
    11.3 SPI主机功能描述
    11.4 微控制器接口模块
    11.5 SPI主机接口模块
    本章小结
    习题与思考题11
    参考文献

    售后保障

    最近浏览

    猜你喜欢

    该商品在当前城市正在进行 促销

    注:参加抢购将不再享受其他优惠活动

    x
    您已成功将商品加入收藏夹

    查看我的收藏夹

    确定

    非常抱歉,您前期未参加预订活动,
    无法支付尾款哦!

    关闭

    抱歉,您暂无任性付资格

    此时为正式期SUPER会员专享抢购期,普通会员暂不可抢购