正版新书]计算机硬件技术基础(高等学校计算机基础教育教材精选)

第1章 计算机的基础知识
1.1 计算机系统的硬件组成
1.1.1 一般计算机系统的硬件组成
1.1.2 微型计算机系统的硬件组成
1.1.3 嵌入式计算机系统的硬件组成
1.1.4 主要的性能指标
1.1.5 基本的逻辑部件
1.1.6 计算机的基本工作原理
1.2 数制转换与数据运算
1.2.1 数制转换
1.2.2 二进制数的数据范围
1.2.3 二进制数的逻辑运算
1.3 符号二进制数的表示与运算
1.3.1 符号二进制数的表示方法
1.3.2 符号二进制数的运算
1.3.3 小数的表示
1.4 字符的编码
1.4.1 BCD编码
1.4.2 ASCII编码
习题
第2章 微处理器
2.1 微处理器基础
2.1.1 微处理器发展概述
2.1.2 内部寄存器
2.1.3 功能结构
2.1.4 并行工作方式
2.1.5 引脚说明
2.1.6 工作时序
2.1.7 存储器的管理方式
2.2 现代微处理器技术
2.2.1 32位与64位微处理器简介
2.2.2 主要组成部件
2.2.3 外部引脚与内部寄存器
2.2.4 工作模式
2.2.5 多核处理器简介
习题
第3章 指令系统
3.1 指令系统概述
3.1.1 指令的格式
3.1.2 指令字长与指令的执行时间
3.2 操作数的寻址方式
3.2.1 立即寻址
3.2.2 寄存器寻址
3.2.3 存储器寻址
3.3 指令系统
3.3.1 数据传送指令
3.3.2 算术运算指令
3.3.3 逻辑运算指令
3.3.4 移位指令
3.3.5 字符串操作指令

第5章第5章总线技术本章介绍总线的基本概念、分类、结构、性能指标、常用标准及应用。
5.1总线的基本概念总线(bus)是计算机传输信息的公共通路，包括一组传输线和相关的控制电路。信息通过总线传送，任一时刻，只能有一个部件或设备使用总线发送数据，其他部件或设备接收数据。
5.1.1总线的分类总线可按不同的标准分类，如图5.1所示。
图5.1总线分类1.按总线传送信息的类型划分总线可根据传送信息的类型分为数据总线、地址总线、控制总线。
用于传送数据信息的总线称为数据总线(databus，DB)。用于传送存储单元地址或输入输出端口地址的总线称为地址总线(addressbus，AB)。用于传送控制信号的总线称为控制总线(controlbus，CB)。
2.按总线相对处理器的位置划分根据总线相对处理器或其他芯片的位置，可将总线分为内部总线、外部总线。
内部总线在处理器内部，用于寄存器之间、算术部件与控制部件之间传输信息。外部总线在处理器之外，用于处理器与内存或外部设备之间传输信息，如USB总线、IEEE1394总线等。
3.按总线的层次划分根据总线的层次结构，可将总线分为前端总线(也叫处理器总线)、系统总线、局部总线、外部总线。
计算机硬件技术基础第5章总线技术前端总线是处理器芯片的引脚线，用于处理器与外界连接，是处理器与外围芯片之间的连线，用于芯片级的互连。
系统总线是系统主板与插件板之间的连接线，用于连接主板上的各个插件板，如ISA总线、EISA总线、PCI总线等。
局部总线只出现在80386以后的微机系统中，是处理器总线与系统总线之间的连接线，如PCI总线。
外部总线是主机与外设之间的连接线，通过外部总线与外部设备交换信息。外部总线有USB、IEEE1394等。
5.1.2总线的结构总线的结构很大程度上取决于计算机的系统结构。依据计算机的系统结构，总线有单总线结构、双总线结构和多总线结构。目前采用多总线结构。
1.单总线结构单总线结构如图5.2所示，仅有一组总线连接计算机系统的各个功能部件，即都挂在一组总线上，部件之间通过这组总线传送信息。
图5.2单总线结构单总线允许输入输出设备(I/O设备)之间、输入输出设备与存储器之间直接交换信息，只需处理器分配总线的使用权，无需处理器干预信息交换。由于各部件共用一组总线，所以只能分时使用总线。其缺点是，一组总线连接全部的系统部件，总线负载重，吞吐量达到饱和，甚至不能负担。高速存储器与低速的输入输出接口竞争总线，影响存储器的读写速度。
2.双总线结构双总线结构有两组总线，用于处理器与存储器之间、I/O设备之间传输信息。双总线结构有面向处理器、面向存储器两种类型。
1)面向处理器的双总线结构面向处理器的双总线结构如图5.3所示。一组总线连接处理器和存储器，称为存储总线(M总线)，另一组总线连接处理器和输入输出设备，称为输入输出总线(I/O总线)，各种输入输出设备(简称I/O设备或外设)通过接口连接I/O总线。当外设与主存交换信息时仍占用处理器，影响处理器的效率。
2)面向存储器的双总线结构面向存储器的双总线结构如图5.4所示。在单总线的基础上单独开辟了处理器与存储器之间的通路，称为存储总线，这组总线速度高，只供存储器与处理器之间传输信息，可提高传输效率，减轻系统总线负担。外设与存储器交换信息不经过处理器。
图5.3面向处理器的双总线结构图5.4面向存储器的双总线结构3.多总线结构多总线结构有两组以上的总线。目前计算机采用多总线结构，如图5.5所示。多总线包括前端总线、PCI总线、AGP总线、ISA总线等。不同类型的设备连接不同的总线，兼顾速度和成本的要求。速度较快的部件连接带宽高的总线，如PCI总线用于连接高速设备。速度较低的部件连接低速总线，如ISA总线用于连接低速设备。
图5.5多总线结构5.1.3总线的基本功能及性能指标计算机的各部件通过总线传输信息。发送数据的部件称为源部件或主部件、主设备、主模块，接收数据的部件称为目的部件或从部件、从设备、从模块。
1.总线的基本功能总线的基本功能包括仲裁控制、传送数据、驱动隔离、出错处理。
仲裁控制：需要使用总线的主部件向总线仲裁部件提出占用总线的请求，经总线仲裁部件判别确定，把下一次总线的使用权分配给申请者。只有一个总线主部件的简单系统，无需申请总线。
传送数据：获得总线使用权的主部件向从属部件传输数据。数据由主部件发出，经数据总线传给从属部件。对于读操作，主部件是存储器或输入输出接口，从属部件是总线主控设备，如处理器。对于写操作，主控部件是总线主控设备，如处理器，从属部件是存储器或输入输出接口。
驱动隔离：能驱动使用总线的部件，隔离不使用总线的部件。
出错处理：数据传送过程中可能产生错误，总线应具有错误检验电路和纠错电路。
下面详细说明总线的4个基本功能。
1)仲裁控制同一时刻只能有一个主部件利用总线传输数据，当系统有多个主部件同时申请总线使用权时，为避免冲突，由总线仲裁(控制)部件负责控制，按照优先级决定让哪个主部件获得总线的使用权。
总线优先级的判别方式有两种：集中控制、分散(分布)控制。总线控制电路集中在一起的称为集中控制。总线控制电路分散在总线各个控制部件的称为分散控制。
集中式的总线仲裁方式有链式查询方式、计数器定时查询、独立请求方式等。
(1)链式查询方式。
链式查询方式如图5.6所示，有3根控制线。
图5.6链式查询方式BR(busrequest)是总线请求信号，有效时表示至少有一个外设请求使用总线。
BG(busgrant)是总线允许信号，有效时表示总线控制部件响应外设的总线请求。
BS(busbusy)是总线忙信号，有效时表示总线正在被某外设使用。
当某个主设备需要使用总线时，通过BR(总线请求线)发出请求，总线控制部件通过BG(总线允许线)响应，BG采用串联方式传递，即BG传到某个设备时，若该设备无总线请求，则允许BG信号往下传；若该设备请求总线使用权，则封锁BG信号，不再往下传，该设备获得总线使用权，使BS有效。I/O接口1~I/O接口n链形成优先级队列，离总线控制部件最近的接口(设备)优先级最高，离总线控制部件最远的接口(设备)优先级最低。
链式查询方式的优点是：用很少几根线实现按优先次序仲裁总线，易扩充设备。其缺点是：对查询电路故障敏感，如果与第i个设备接口关联的电路有故障，第i个以后的设备都不能工作。因查询链的优先级固定，如果优先级高的设备频繁请求总线，则优先级低的设备长期不能使用总线。
(2)计数器定时查询。
计数器定时查询方式如图5.7所示。总线控制部件收到BR送来的总线请求信号后，如果总线未被使用(BS无效)，计数器开始计数，计数值作为地址信息发给各个主设备，当某个有总线请求设备的地址与计数值相同时，获得总线控制权，BS置为有效，停止计数。
图5.7计数器定时查询方式计数器定时查询的优点是：可以通过程序设定计数器的初值，易改变各设备的优先次序。计数可从0开始，此时设备优先次序固定。也可从终止点开始计数，是一种循环方法，此时设备使用总线的优先级相等；计数器可以预置为某个值，可以改变主设备优先顺序。其缺点是：对电路故障不如链式查询敏感，需要增加主控制的线(设备地址)数。
(3)独立请求方式。
独立请求方式如图5.8所示。每个主设备均有一对独立的BRi、BGi控制线，总线控制部件内部有一个排队电路，根据优先次序确定响应哪个设备。
图5.8独立请求方式独立请求方式的优点是：响应快，无需逐个查询设备，可灵活控制优先次序，预先固定或通过程序改变优先次序，还可禁止(屏蔽)请求，不响应无效设备的请求。其缺点是增加了控制线的数量和控制复杂度。
分散控制按照优先级策略仲裁，无需总线仲裁(控制)部件，每个主部件都有自己的仲裁号和仲裁部件。当它们有总线请求时，把它们的仲裁号发送到共享仲裁总线上，每个仲裁部件将仲裁总线上的号与自己的号比较，如果仲裁总线上的号大，不响应它的总线请求，撤销它的仲裁号，仲裁总线保留获胜者的仲裁号。
2)传送数据获得总线使用权的主部件可以采用3种方式传送数据：同步方式、异步方式、半同步方式。
(1)同步方式。
同步传送方式由统一的时钟控制数据传送。发送数据和接收数据的信号都在固定时刻发送，即数据的发送、接收同时进行，由公用时钟控制。通常，控制数据收发的时钟由处理器的总线控制部件发出，送给总线的所有部件。
同步方式简单、可靠，由单一信号控制数据的传送。其缺点是不适合高速、低速部件并存的系统，因总线按照最低速设备的速度运行，降低了整个系统的操作速度。
(2)异步方式。
异步传送方式适合高速、低速部件并存的系统。该方式不通过固定时钟控制，而是采用请求、应答信号，即采用应答方式(又称握手方式)控制数据的传送。要求在主、从部件之间增加两条应答线，主部件发出请求信号request，从部件发出响应信号acknowledge。因为数据发、收不同时(不同步)，所以异步方式存在传输时间的延迟。