返回首页
苏宁会员
购物车 0
易付宝
手机苏宁

服务体验

店铺评分与同行业相比

用户评价:----

物流时效:----

售后服务:----

  • 服务承诺: 正品保障
  • 公司名称:
  • 所 在 地:

  • 正版新书]计算机组成原理实践教程肖铁军9787302382805
  • 全店均为全新正版书籍,欢迎选购!新疆西藏青海(可包挂刷).港澳台及海外地区bu bao快递
    • 作者: 肖铁军著 | 肖铁军编 | 肖铁军译 | 肖铁军绘
    • 出版社: 清华大学出版社
    • 出版时间:2015-02-01
    送至
  • 由""直接销售和发货,并提供售后服务
  • 加入购物车 购买电子书
    服务

    看了又看

    商品预定流程:

    查看大图
    /
    ×

    苏宁商家

    商家:
    君凤文轩图书专营店
    联系:
    • 商品

    • 服务

    • 物流

    搜索店内商品

    商品分类

    商品参数
    • 作者: 肖铁军著| 肖铁军编| 肖铁军译| 肖铁军绘
    • 出版社:清华大学出版社
    • 出版时间:2015-02-01
    • 版次:1
    • 印次:1
    • 印刷时间:2015-02-01
    • 字数:345.00千字
    • 页数:209
    • 开本:16开
    • ISBN:9787302382805
    • 版权提供:清华大学出版社
    • 作者:肖铁军
    • 著:肖铁军
    • 装帧:暂无
    • 印次:1
    • 定价:29
    • ISBN:9787302382805
    • 出版社:清华大学出版社
    • 开本:16开
    • 印刷时间:2015-02-01
    • 语种:中文
    • 出版时间:2015-02-01
    • 页数:209
    • 外部编号:党庄B33973
    • 版次:1
    • 成品尺寸:暂无

    第1章 Verilog HDL快速入门
    1.1 Verilog HDL概述
    1.2 Verilog HDL语法概要
    1.2.1 数据类型及数的表示
    1.2.2 运算符
    1.2.3 模块
    1.2.4 编译指示字
    1.3 组合逻辑的Verilog HDL描述
    1.3.1 用assign持续赋值语句描述组合逻辑
    1.3.2 用always过程语句描述组合逻辑
    1.4 时序逻辑的Verilog HDL描述
    1.4.1 触发器
    1.4.2 同步复位和异步复位
    1.4.3 门控时钟和时钟使能
    1.4.4 数据寄存器
    1.4.5 计数器和移位寄存器
    1.4.6 锁存器
    1.4.7 存储器
    1.4.8 阻塞赋值和非阻塞赋值
    1.5 层次化和参数化设计
    1.5.1 层次化设计
    1.5.2 参数化设计
    1.5.3 generate结构
    第2章 16位微程序控制计算机的设计
    2.1 概述
    2.2 指令系统设计
    2.2.1 指令格式及寻址方式
    2.2.2 指令类型
    2.3 运算器设计
    2.3.1 补码加减运算电路
    2.3.2 运算结果的特征标志
    2.3.3 多功能加减运算电路
    2.3.4 算术逻辑单元ALU设计
    2.3.5 移位寄存器设计
    2.3.6 运算器数据通路
    2.4 微程序控制器设计
    2.4.1 微程序控制器的基本组成
    2.4.2 微指令寄存器μIR和微指令译码
    2.4.3 微地址寄存器和微地址的形成
    2.4.4 微程序控制时序
    2.5 微程序设计
    2.5.1 指令执行过程
    2.5.2 微程序的设计方法
    2.5.3 取指令的微程序设计
    2.5.4 取操作数阶段微程序设计
    2.5.5 执行阶段微程序设计举例
    2.6 主存储器
    2.7 输入输出
    2.7.1 概述
    2.7.2 输出接口
    2.7.3 输入接口
    2.7.4 中断控制器
    2.7.5 CPU对中断的支持
    2.8 片上调试器
    2.8.1 JTAG简介
    2.8.2 JTAG调试原理及结构
    第3章 实验项目
    3.1 信号和传输
    3.1.1 实验目的
    3.1.2 实验原理
    3.1.3 实验操作和记录
    3.2 加减运算及特征标志
    3.2.1 实验目的
    3.2.2 实验原理
    3.2.3 预习要求
    3.2.4 实验操作和记录
    3.3 运算器数据通路
    3.3.1 实验目的
    3.3.2 实验原理
    3.3.3 预习要求
    3.3.4 实验操作和记录
    3.4 主存储器组织
    3.4.1 实验目的
    3.4.2 实验原理
    3.4.3 预习要求
    3.4.4 实验操作和记录
    3.5 高速缓冲存储器
    3.5.1 实验目的
    3.5.2 实验原理
    3.5.3 预习要求
    3.5.4 实验操作和记录
    3.6 指令和寻址方式
    3.6.1 实验目的
    3.6.2 实验原理
    3.6.3 实验操作和记录
    3.7 微程序控制器
    3.7.1 实验目的
    3.7.2 实验原理
    3.7.3 预习要求
    3.7.4 实验操作和记录
    3.8 微程序设计
    3.8.1 实验目的
    3.8.2 实验原理
    3.8.3 预习要求
    3.8.4 实验操作和记录
    3.9 中断电路
    3.9.1 实验目的
    3.9.2 实验原理
    3.9.3 预习要求
    3.9.4 实验操作和记录
    3.10 输入输出和中断
    3.10.1 实验目的
    3.10.2 实验原理
    3.10.3 预习要求
    3.10.4 实验操作和记录
    3.11 实验电路的调试支持
    第4章 课程设计项目
    4.1 项目1——微程序设计
    4.1.1 熟悉微程序的设计和调试方法
    4.1.2 双操作数指令的设计与调试
    4.1.3 条件转移指令的设计与调试
    4.1.4 移位指令的设计与调试
    4.1.5 堆栈相关指令的设计与调试
    4.1.6 中断系统的设计与调试
    4.1.7 考核
    4.2 项目2——CPU设计
    4.2.1 CPU的初步设计与验证
    4.2.2 扩充输出接口
    4.2.3 扩充条件转移指令
    4.2.4 扩充移位指令
    4.2.5 扩充堆栈类指令
    4.2.6 中断系统的设计
    4.2.7 考核
    第5章 设计工具与实验环境
    5.1 Altera Quartus Ⅱ使用入门
    5.1.1 设计流程
    5.1.2 片内存储器块的使用
    5.1.3 系统存储器数据编辑器
    5.2 Xilinx ISE使用入门
    5.2.1 设计流程
    5.2.2 片内存储器块的使用
    5.3 实验开发板
    5.3.1 Altera/Terasic DE2-115教学开发板
    5.3.2 Xilinx/Digilent Nexys3 FPGA开发板
    5.4 实验系统
    5.4.1 实验系统组成
    5.4.2 实验系统软件
    5.4.3 逻辑部件实验的操作
    5.4.4 模型机实验的操作

    售后保障

    最近浏览

    猜你喜欢

    该商品在当前城市正在进行 促销

    注:参加抢购将不再享受其他优惠活动

    x
    您已成功将商品加入收藏夹

    查看我的收藏夹

    确定

    非常抱歉,您前期未参加预订活动,
    无法支付尾款哦!

    关闭

    抱歉,您暂无任性付资格

    此时为正式期SUPER会员专享抢购期,普通会员暂不可抢购