由于此商品库存有限,请在下单后15分钟之内支付完成,手慢无哦!
100%刮中券,最高50元无敌券,券有效期7天
活动自2017年6月2日上线,敬请关注云钻刮券活动规则更新。
如活动受政府机关指令需要停止举办的,或活动遭受严重网络攻击需暂停举办的,或者系统故障导致的其它意外问题,苏宁无需为此承担赔偿或者进行补偿。
正版新书]EDA技术与VHDL(第4版)潘松978730115
¥ ×1
章 EDA技术概述
1.1 EDA技术
1.2 EDA技术应用对象
1.3 硬件描述语言VHDL
1.4 EDA技术的优势
1.5 面向FPGA的EDA开发流程
1.5.1 设计输入
1.5.2 综合
1.5.3 适配(布线布局)
1.5.4
1.5.5 RTL描述
1.6 可编程逻辑器件
1.6.1 PLD的分类
1.6.2 PROM可编程原理
1.6.3 GAL
1.7 CPLD的结构与可编程原理
1.8 FPGA的结构与工作原理
1.8.1 查找表逻辑结构
1.8.2 CyclonelⅡ系列器件的结构原理
1.9 硬件测试技术
1.9.1 内部逻辑测试
1.9.2 ITAG边界扫描测试
1.10 编程与配置
1.11 UartusII
1.12 IP核
1.13 EDA的发展趋势
习题
第2章 VHDL程序结构与数据对象
2.1 VHDL程序结构
2.2 VHDL程序基本构建
2.2.1 实体和端口模式
2.2.2 结构体
2.. 库和库的种类
2.2.4 库和程序包的调用方法
2.2.5 配置
. VHDL文字规则
..1 数字
..2 字符串
.. 关键词
..4 标识符及其表述规则
..5 文件取名和存盘
.. 规范的程序书写格式
2.4 VHDL数据对象
2.4.1 常数
2.4.2 变量
2.4.3 信号
习题
第3章 VHDL数据类型与顺序语句
3.1 VHDL数据类型
3.1.1 BIT和BIT-VECTOR类型
3.1.2 STD-LOGIC和STDLOGIC-VECTOR类型
3.1.3 整数类型INTEGER.
3.1.4 布尔数据类型BOOLEAN
3.1.5 SIGNED和UNSIGNED类型
3.1.6 预定义类型
3.1.7 数据类型转换函数
3.2 VHDL常用的顺序语句
3.2.1 赋值语句
3.2.2 CASE语句
3.. PROCESS语句
3.2.4 并置操作符&
3.2.5 IF语句
3.3 IF语句使用示例
3.3.1 D触发器的VHDL描述
3.3.2 含异步复位和时钟使能的D触发器的VHDL描述
3.3.3 基本锁存器的VHDL描述
3.3.4 含清O控制的锁存器的VHDL描述
3.3.5 VHDL实现时序电路的不同表述方式
3.3.6 4位二进制加法器设计
3.3.7 器更常用的VHDL表达方式
3.3.8 实用器的VHDL设计
3.3.9 含同步并行预置功能的8位移位寄存器设计
……
第4章 时序与硬件实现
第5章 VHDL并行语句
第6章 LPM宏模块应用
第7章 VHDL设计深入
第8章 VHDL状态机设计与应用
第9章 基于VHDL的实用CPU创新设计
0章 VHDLTESTBENCH
1章 DSPBUER设计初步
2章 DSPBUILDER设计深入
附录 AEDA开发系统及相关软硬件
参考文献
《EDA技术与VHDL(第4版高等院校信息科学与工程规划教材)》编著者黄继业。 全书共分为7个部分:EDA技术概述、VHDL语法知识及其实用技术、rtusJI及LPM宏模块的详细使用方法、基于Verilog的有限状态机设计技术、基于VHDL的16位实用CPU设计技术及创新实践项目、基于ModelSim的TestBench技术、基于MATLAB和DSPBuilder平台的EDA设计技术及大量实用系统设计示例。除个别章节外,各章都安排了相应的习题和大量针对强的实验和设计项目。书中列举的VHDL示例都经编译通过或经硬件测试。
亲,大宗购物请点击企业用户渠道>小苏的服务会更贴心!
亲,很抱歉,您购买的宝贝销售异常火爆让小苏措手不及,请稍后再试~
非常抱歉,您前期未参加预订活动,
无法支付尾款哦!
抱歉,您暂无任性付资格