正版 现代VLSI器件基础 (美)Yuan Taur(陶元), Tak H. Ning(

章引言

1.1VLSI器件技术的发展史

1.1.1历史回顾

1.1.2最新进展

1.2现代VLSI器件

1.2.1现代CMOS晶体管

1.2.2现代双极晶体管

1.3本书内容简介

第2章基本器件物理

2.1硅中的电子和空穴

2.1.1硅的能带

2.1.2n型硅和p型硅

2.1.3硅中的载流子输运

2.1.4VLSI器件工作中的几个基本方程

2.2p-n结

2.2.1p-n二极管的能带图

2.2.2突变结

2.2.3二极管方程

2.2.4I-V特性

2.2.5时间依赖性和开关特性

2.2.6扩散电容

2.3MOS电容

2.3.1表面势：积累、耗尽与反型

2.3.2硅中的静电势和电荷分布

2.3.3MOS电容的定义和特性

2.3.4多晶硅栅功函数和耗尽效应

2.3.5非平衡状态下的MOS电容和栅控二极管

2.3.6二氧化硅层和硅-氧化层界面电荷

2.3.7氧化层电荷和界面陷阱对器件特性的影响

2.4金属-硅接触

2.4.1肖特基势垒二极管的静态特性

2.4.2肖特基势垒二极管的电流输运

2.4.3肖特基势垒二极管的I-V特性

2.4.4欧姆接触

2.5高场效应

2.5.1碰撞电离和雪崩击穿

2.5.2带带隧穿

2.5.3通过SiO2的隧穿

2.5.4热载流子由Si注入SiO2

2.5.5栅控二极管中的高场效应

2.5.6介质击穿

习题

第3章MOSFET器件

3.1长沟道MOSFET

3.1.1漏电流模型

3.1.2MOSFET的I-V特性

3.1.3亚阈特性

3.1.4衬底偏压和温度对阈值电压的影响

3.1.5MOSFET沟道迁移率

3.1.6MOSFET电容和反型层电容效应

3.2短沟道MOSFET

3.2.1短沟道效应

3.2.2速度饱和和高场输运

3.2.3沟道长度调制

3.2.4源-漏串联电阻

3.2.5MOSFET退化和高电场下的击穿

习题

第4章CMOS器件设计

4.1MOSFET的按比例缩小

4.1.1恒定电场按比例缩小

4.1.2一般化按比例缩小

4.1.3不可缩小效应（Nonscaling Effect）

4.2阈值电压

4.2.1阈值电压的要求

4.2.2沟道掺杂分布设计

4.2.3非均匀掺杂

4.2.4量子效应对阈值电压的影响

4.2.5离散杂质对阈值电压的影响

4.3沟道长度

4.3.1沟道长度的不同定义

4.3.2有效沟道长度的提取方法

4.3.3有效沟道长度的物理意义

习题

第5章CMOS性能因子

5.1CMOS电路基本模块

5.1.1CMOS反相器

5.1.2CMOS的“与非门”和“或非门”

5.1.3反相器和NAND结构的版图

5.2寄生元件

5.2.1源-漏电阻

5.2.2寄生电容

5.2.3栅电阻

5.2.4互连线电容和电阻

5.3器件参数对CMOS延迟的影响

5.3.1传播延迟和延迟的表达式

5.3.2沟宽、沟长和栅氧化层厚度对CMOS延迟的影响

5.3.3电源电压和阈值电压对CMOS延迟的影响

5.3.4寄生电阻和电容对CMOS延迟的影响

5.3.5二输入NAND结构电路的延迟和体效应

5.4其他CMOS器件的性能因子

5.4.1射频电路中的MOSFET

5.4.2器件输运特性对CMOS性能的影响

5.4.3低温CMOS器件

习题

第6章双极器件

6.1n-p-n双极晶体管

6.1.1双极晶体管的基本工作原理

6.1.2修正简单的二极管理论来描述双极晶体管

6.2理想的I-V特性

6.2.1集电极电流

6.2.2基极电流

6.2.3电流增益

6.2.4理想的IC-VCE特性

6.3典型n-p-n双极晶体管的特性

6.3.1发射区和基区串联电阻效应

6.3.2基区-集电区电压对集电极电流的影响

6.3.3大电流下的集电极电流下降

6.3.4小电流下的非理想基极电流

6.4双极器件的等效电路模型和时变分析

6.4.1基本直流模型

6.4.2基本交流模型

6.4.3小信号等效电路模型

6.4.4发射区扩散电容

6.4.5电荷控制分析

6.5击穿电压

6.5.1存在基区-集电区结雪崩倍增效应时的共基极电流增益

6.5.2晶体管中的饱和电流

6.5.3BVCEO和BVCBO的关系

习题

第7章双极器件设计

7.1发射区的设计

7.1.1扩散或注入加扩散的发射区

7.1.2多晶硅发射区

7.2基区的设计

7.2.1基区方块电阻率与集电极电流密度之间的关系

7.2.2内基区掺杂分布

7.2.3准中性内基区中的电场

7.2.4基区渡越时间

7.3集电区的设计

7.3.1基区展宽效应可忽略时的集电区设计

7.3.2基区展宽效应十分显著时的集电区设计

7.4SiGe基双极晶体管

7.4.1具有简单线性梯度渐变带隙的晶体管

7.4.2发射区中存在锗时的基极电流

7.4.3基区具有梯形锗分布的晶体管

7.4.4包含常数基区锗分布的晶体管

7.4.5发射区深度对器件特性的影响

7.4.6一些最优的锗分布

7.4.7通过VBE来调制基区宽度

7.4.8反向工作模式的I-V特性

7.4.9SiGe基双极晶体管的异质结特性

7.5现代双极晶体管结构

7.5.1深沟槽隔离

7.5.2多晶硅发射区

7.5.3自对准多晶硅基极接触

7.5.4基底集电区

7.5.5SiGe基极

习题

第8章双极器件性能因子

8.1双极晶体管的品质因数

8.1.1截止频率

8.1.2优选振荡频率

8.1.3环形振荡器和门延迟

8.2数字双极电路

8.2.1逻辑门中的延迟分量

8.2.2数字电路中的器件结构和版图

8.3数字电路中双极器件的优化

8.3.1数字电路的设计点

8.3.2基区展宽效应显著时的器件优化

8.3.3基区展宽效应可忽略时的器件优化

8.3.4减小功率-延迟积的器件优化

8.3.5从一些数据分析得出的双极器件优化

8.4ECL电路中双极器件的尺寸缩小

8.4.1器件尺寸缩小的规则

8.4.2ECL电路中双极晶体管尺寸缩小的限制

8.5射频（RF）和模拟电路中双极器件的优化和尺寸缩小

8.5.1单晶体管放大器

8.5.2各项参数的优化

8.5.3RF和模拟双极器件技术

8.5.4RF和模拟电路应用中双极晶体管尺寸缩小的限制

8.6SiGe基双极晶体管和GaAs HBT的比较

习题

第9章存储器

9.1CMOS静态随机存储器（CMOS SRAM）

9.1.1CMOS SRAM单元

9.1.2其他双稳态MOSFET SRAM单元

9.1.3双极SRAM单元

9.2动态随机存储器（DRAM）

9.2.1基本DRAM单元及其操作

9.2.2DRAM单元的器件设计和尺寸缩小问题

9.3非易失性存储器

9.3.1MOSFET非易失性存储器

9.3.2闪存阵列

9.3.3浮栅非易失性存储器

9.3.4电荷存储在栅绝缘体中的非易失性存储器

习题

0章SOI器件

10.1SOI CMOS

10.1.1部分耗尽型SOI MOSFET

10.1.2全耗尽型SOI MOSFET

10.2薄硅SOI双极器件

10.2.1集电区全耗尽模式

10.2.2集电区部分耗尽模式

10.2.3集电区积累模式

10.2.4讨论

10.3双栅MOSFET（DG MOSFET）

10.3.1对称DG MOSFET的漏电流分析模型

10.3.2DG MOSFET的栅尺寸缩小

10.3.3制作DG MOSFET的要求和挑战

10.3.4多栅MOSFET

习题

附录ACMOS工艺流程

附录B现代n-p-n双极晶体管的制造工艺

附录C爱因斯坦方程

C.1漂移

C.2扩散

附录D准费米势的空间变化

D.1少子准费米势的空间变化

D.2空间电荷区准费米势的变化

附录E产生-复合过程和空间电荷区电流

E.1陷阱中心的捕获和发射

E.2稳态陷阱中心占据分析

E.3净复合率

E.4有效产生-复合中心

E.5少子寿命

E.6耗尽区产生率

E.7空间电荷区净复合率

E.8由空间电荷区产生的产生-复合电流

附录Fp-n二极管的扩散电容

F.1小信号电子和空穴电流分量

F.2小信号基极电流

F.3低频扩散电容

F.4高频扩散电容

附录G镜像力导致的势垒降低

习题

附录H电子激发和空穴激发的雪崩击穿

附录I亚阈区短沟道效应的解析解

I.1定义简化的边界条件

I.2解方程的方法

I.3短沟道阈值电压

I.4短沟道亚阈值斜率和衬底敏感度

I.5极端倒梯度型掺杂MOSFET

附录J通用的MOSFET特征长度模型

J.1二区特征长度方程

J.2三区特征长度方程

J.3分段特征函数的正交性

附录K弹道MOSFET的漏极电流模型

K.1弹道MOSFET中的源-漏电流

K.2一子带近似

附录L弱反型层中的量子力学解

L.1二维态密度

L.2量子力学反型电荷密度

L.3三维连续情况下低电场中的量子力学解集合

附录M二端口网络的功率增益

附录NMOSFET晶体管的单位增益频率

N.1单位电流增益频率

N.2单位功率增益频率

附录O发射区电阻和基区串联电阻的测定

O.1发射区串联电阻值恒定，与VBE无关的情况

O.2发射区串联电阻是VBE的函数的情况

O.3基区串联电阻的直接测量

O.4基区电阻对VBE的依赖关系

附录P内基区电阻

P.1电流拥挤效应可忽略的情况

P.2其他发射极结构

P.3发射极电流拥挤效应的估计

附录QSi-SiGen-p型二极管能带图

附录R双极晶体管的截止频率和最高振荡频率

R.1截止频率（电流增益为1）

R.2最高振荡频率（功率增益为1）

参考文献

黄如，理学博士，教授，中国科学院院士、发展中国家科学院院士，北京大学副校长，长期从事半导体新器件及其应用研究，主要包括低功耗新结构新原理器件、新型神经形态器件及相关技术、器件、电路可靠性与波动性、关键共性工艺等。截至2019年7月，黄如已合作出版著作5本，发表学术论文250余篇，在微电子器件领域标志性靠前会议IEDM、VLSI和标志性期刊EDL、TED上发表70余篇论文（自2007年以来连续12年在IEDM上发表论文32篇），多项研究成果连续被列入四个版本的靠前半导体技术发展路线图ITRS。

第 1 章 引言 1.1 VLSI 器件技术的发展史 1.1.1 历史回顾 1.1.2 *进展 1.2 现代 VLSI 器件 1.2.1 现代 CMOS 晶体管 1.2.2 现代双极晶体管 1.3 本书内容简介 第 2 章 基本器件物理 2.1 硅中的电子和空穴 2.1.1 硅的能带 2.1.2 n 型硅和 p 型硅 2.1.3 硅中的载流子输运 2.1.4 VLSI 器件工作中的几个基本方程 2.2 p-n 结 2.2.1 p-n 二极管的能带图 2.2.2 突变结 2.2.3 二极管方程 2.2.4 I-V 特性 2.2.5 时间依赖性和开关特性 2.2.6 扩散电容 2.3 MOS 电容 2.3.1 表面势：积累、耗尽与反型 2.3.2 硅中的静电势和电荷分布 2.3.3 MOS 电容的定义和特性 2.3.4 多晶硅栅功函数和耗尽效应 2.3.5 非平衡状态下的 MOS 电容和栅控二极管 2.3.6 二氧化硅层和硅—氧化层界面电荷 2.3.7 氧化层电荷和界面陷阱对器件特性的影响 2.4 金属—硅接触 2.4.1 肖特基势垒二极管的静态特性 2.4.2 肖特基势垒二极管的电流输运 2.4.3 肖特基势垒二极管的 I-V 特性 2.4.4 欧姆接触 2.5 高场效应 2.5.1 碰撞电离和雪崩击穿 2.5.2 带带隧穿 2.5.3 通过 SiO2的隧穿 2.5.4 热载流子由 Si 注入 SiO2 2.5.5 栅控二极管中的高场效应 2.5.6 介质击穿 习题 第 3 章 MOSFET 器件 3.1 长沟道 MOSFET 3.1.1 漏电流模型 3.1.2 MOSFET 的 I-V 特性 3.1.3 亚阈特性 3.1.4 衬底偏压和温度对阈值电压的影响 3.1.5 MOSFET 沟道迁移率 3.1.6 MOSFET 电容和反型层电容效应 3.2 短沟道 MOSFET 3.2.1 短沟道效应 3.2.2 速度饱和和高场输运 3.2.3 沟道长度调制 3.2.4 源—漏串联电阻 3.2.5 MOSFET 退化和高电场下的击穿 习题 第 4 章 CMOS 器件设计 4.1 MOSFET 的按比例缩小 4.1.1 恒定电场按比例缩小 4.1.2 一般化按比例缩小 4.1.3 不可缩小效应（Nonscaling Effect） 4.2 阈值电压 4.2.1 阈值电压的要求 4.2.2 沟道掺杂分布设计 4.2.3 非均匀掺杂 4.2.4 量子效应对阈值电压的影响 4.2.5 离散杂质对阈值电压的影响 4.3 沟道长度 4.3.1 沟道长度的不同定义 4.3.2 有效沟道长度的提取方法 4.3.3 有效沟道长度的物理意义 习题 第 5 章 CMOS 性能因子 5.1 CMOS 电路基本模块 5.1.1 CMOS 反相器 5.1.2 CMOS 的“与非门”和“或非门” 5.1.3 反相器和 NAND 结构的版图 5.2 寄生元件 5.2.1 源—漏电阻 5.2.2 寄生电容 5.2.3 栅电阻 5.2.4 互连线电容和电阻 5.3 器件参数对 CMOS 延迟的影响 5.3.1 传播延迟和延迟的表达式 5.3.2 沟宽、沟长和栅氧化层厚度对 CMOS 延迟的影响 5.3.3 电源电压和阈值电压对 CMOS 延迟的影响 5.3.4 寄生电阻和电容对 CMOS 延迟的影响 5.3.5 二输入 NAND 结构电路的延迟和体效应 5.4 其他 CMOS 器件的性能因子 5.4.1 射频电路中的 MOSFET 5.4.2 器件输运特性对 CMOS 性能的影响 5.4.3 低温 CMOS 器件 习题 第 6 章 双极器件 6.1 n-p-n 双极晶体管 6.1.1 双极晶体管的基本工作原理 6.1.2 修正简单的二极管理论来描述双极晶体管 6.2 理想的 I-V 特性 6.2.1 集电极电流 6.2.2 基极电流 6.2.3 电流增益 6.2.4 理想的 IC-VCE特性 6.3 典型 n-p-n 双极晶体管的特性 6.3.1 发射区和基区串联电阻效应 6.3.2 基区—集电区电压对集电极电流的影响 6.3.3 大电流下的集电极电流下降 6.3.4 小电流下的非理想基极电流 6.4 双极器件的等效电路模型和时变分析 6.4.1 基本直流模型 6.4.2 基本交流模型 6.4.3 小信号等效电路模型 6.4.4 发射区扩散电容 6.4.5 电荷控制分析 6.5 击穿电压 6.5.1 存在基区—集电区结雪崩倍增效应时的共基极电流增益 6.5.2 晶体管中的饱和电流 6.5.3 BVCEO和 BVCBO的关系 习题 第 7 章 双极器件设计 7.1 发射区的设计 7.1.1 扩散或注入加扩散的发射区 7.1.2 多晶硅发射区 7.2 基区的设计 7.2.1 基区方块电阻率与集电极电流密度之间的关系 7.2.2 内基区掺杂分布 7.2.3 准中性内基区中的电场 7.2.4 基区渡越时间 7.3 集电区的设计 7.3.1 基区展宽效应可忽略时的集电区设计 7.3.2 基区展宽效应十分显著时的集电区设计 7.4 SiGe 基双极晶体管 7.4.1 具有简单线性梯度渐变带隙的晶体管 7.4.2 发射区中存在锗时的基极电流 7.4.3 基区具有梯形锗分布的晶体管 7.4.4 包含常数基区锗分布的晶体管 7.4.5 发射区深度对器件特性的影响 7.4.6 一些*的锗分布 7.4.7 通过 VBE来调制基区宽度 7.4.8 反向工作模式的 I-V 特性 7.4.9 SiGe 基双极晶体管的异质结特性 7.5 现代双极晶体管结构 7.5.1 深沟槽隔离 7.5.2 多晶硅发射区 7.5.3 自对准多晶硅基极接触 7.5.4 基底集电区 7.5.5 SiGe 基极 习题 第 8 章 双极器件性能因子 8.1 双极晶体管的品质因数 8.1.1 截止频率 8.1.2 *振荡频率 8.1.3 环形振荡器和门延迟 8.2 数字双极电路 8.2.1 逻辑门中的延迟分量 8.2.2 数字电路中的器件结构和版图 8.3 数字电路中双极器件的优化 8.3.1 数字电路的设计点 8.3.2 基区展宽效应显著时的器件优化 8.3.3 基区展宽效应可忽略时的器件优化 8.3.4 减小功率—延迟积的器件优化 8.3.5 从一些数据分析得出的双极器件优化 8.4 ECL 电路中双极器件的尺寸缩小 8.4.1 器件尺寸缩小的规则 8.4.2 ECL 电路中双极晶体管尺寸缩小的限制 8.5 射频（RF）和模拟电路中双极器件的优化和尺寸缩小 8.5.1 单晶体管放大器 8.5.2 各项参数的优化 8.5.3 RF 和模拟双极器件技术 8.5.4 RF 和模拟电路应用中双极晶体管尺寸缩小的限制 8.6 SiGe 基双极晶体管和 GaAs HBT 的比较 习题 第 9 章 存储器 9.1 CMOS 静态随机存储器（CMOS SRAM） 9.1.1 CMOS SRAM 单元 9.1.2 其他双稳态 MOSFET 静态随机存储单元 9.1.3 双极静态随机存储单元 9.2 动态随机存储器（DRAM） 9.2.1 基本 DRAM 单元及其操作 9.2.2 DRAM 单元的器件设计和尺寸缩小问题 9.3 非易失性存储器 9.3.1 MOSFET 非易失性存储器 9.3.2 闪存阵列 9.3.3 浮栅非易失性存储器 9.3.4 电荷存储在栅绝缘体中的非易失性存储器 习题 第 10 章 SOI 器件 10.1 SOI CMOS 10.1.1 部分耗尽型 SOI MOSFET 10.1.2 全耗尽型 SOI