正版 RISC-V处理器与片上系统设计:基于FPGA与云平台的实验教程

第1章 RISC-Ⅴ的历史和机遇
1.1 RISC-Ⅴ发明团队与历史
1.1.1 商业公司的指令集架构载浮载沉
1.1.2 RISC-Ⅴ指令集架构有什么不同
1.1.3 RISC-Ⅴ发展史及其标志性事件
1.2 RISC-Ⅴ基金会成长的历史
1.2.1 RISC-Ⅴ基金会的成员介绍
1.2.2 RISC-Ⅴ基金会推动20个重点领域的技术
1.2.3 RISC-Ⅴ基金会标准制定过程及工作群组机制
1.2.4 RISC-Ⅴ国际协会的诞生
1.3 RISC-Ⅴ的生态系统
1.3.1 RISC-Ⅴ的开发板和生态系统
1.3.2 部分RISC-Ⅴ社区生态的支持厂商
1.3.3 芯片设计业界的RISC-Ⅴ产品进展
1.4 SiFive研发团队技术沿革
1.4.1 Rocket Chip SoC生成器
1.4.2 使用Chisel语言编写Rocket Chip生成器
1.4.3 Rocket标量处理器
1.4.4 SiFive强力推动RISC-Ⅴ生态发展
第2章 RISC-Ⅴ指令集体系架构介绍
2.1 引言
2.2 RISC-Ⅴ架构特性
2.2.1 简洁性
2.2.2 模块化
2.3 指令格式
2.3.1 指令长度编码
2.3.2 指令格式
2.4 寄存器列表
2.4.1 通用寄存器
2.4.2 控制和状态寄存器
2.4.3 程序计数器
2.5 地址空间与寻址模式
2.5.1 地址空间
2.5.2 小端格式
2.5.3 寻址模式
2.6 内存模型
2.7 特权模式
2.8 中断和异常
2.8.1 中断和异常概述
2.8.2 RISC-Ⅴ机器模式下的中断架构
2.8.3 机器模式下中断和异常的处理过程
2.9 调试规范
2.10 RISC-Ⅴ未来的扩展子集
2.10.1 B标准扩展：位操作
2.10.2 H特权态架构扩展：支持管理程序（Hypervisor）
2.10.3 J标准扩展：动态翻译语言
2.10.4 L标准扩展：十进制浮点
2.10.5 N标准扩展：用户态中断
2.10.6 P标准扩展：封装的单指令多数据（Packed-SIMD）指令
2.10.7 Q标准扩展：四精度浮点
2.10.8 V标准扩展：基本矢量扩展
2.11 RISC-Ⅴ指令列表
2.11.1 I指令子集
2.11.2 M指令子集
2.11.3 A指令子集
2.11.4 F指令子集
2.11.5 D指令子集
2.11.6 C指令子集
第3章 现场可编程逻辑门阵列（FPGA）设计流程
3.1 Xilinx FPGA概述与设计流程
3.1.1 Xilinx FPGA的基本结构
3.1.2 Diligent Nexys A7 FPGA开发平台介绍
3.1.3 FPGA的设计流程
3.2 Xilinx Vivado集成环境安装与开发流程
3.2.1 Vivado集成环境的安装
3.2.2 Vivado集成环境的开发流程
第4章 SiFive Freedom E300 SoC的原理与实验
4.1 Verilog HDL语言简介
4.1.1 数据类型
4.1.2 数据表示
4.1.3 运算符及表达式
4.1.4 Verilog HDL常用语法
4.1.5 系统函数和任务
4.1.6 Verilog HDL语言规范
4.1.7 用于Verilog HDL设计的Xilinx 7系列FPGA原语使用方法
4.1.8 小结
4.2 Chisel HCL语言简介
4.2.1 环境安装
4.2.2 Scala编程语言快训
4.2.3 Chisel硬件构造语言快训
4.2.4 小结
4.3 SiFive Freedom E300平台架构介绍
4.3.1 E31 RISC-Ⅴ内核概述
4.3.2 中断架构
4.3.3 内核本地中断器（CLINT）
4.3.4 调试支持
4.3.5 SiFive TileLink总线介绍
4.4 SiFive Freedom E300在Nexys A7上的开发流程
4.4.1 SiFive Freedom SoC生成器简介
4.4.2 Verilog IP集成方法与开发流程
4.4.3 Freedom E300在Nexys A7上的开发流程
第5章 SiFive E21处理器和SoC设计云平台的原理与实验
5.1 SiFive E21处理器
5.1.1 缩略语和术语列表
5.1.2 E21 RISC-Ⅴ内核概述
5.1.3 内存映射
5.1.4 中断架构
5.1.5 内核本地中断器
5.1.6 调试支持
5.1.7 使用E21内核评估套件
5.2 Coffee-HDL语言简介
5.2.1 开发Coffee-HDL语言的动机
5.2.2 文件和模块
5.2.3 语言要素
5.2.4 数据类型
5.2.5 操作符
5.2.6 位选择和部分选择
5.2.7 表达式
5.2.8 语句
5.2.9 函数
5.2.10 LRU算法模块设计示例
5.2.11 E21_SOC_FPGA集成模块设计示例
5.3 ezchip SoC在线设计云平台
5.3.1 IC Studio主界面布局
5.3.2 IC Studio的使用
5.3.3 ezchip可配置制模块
5.3.4 生成代码
5.3.5 基于SiFive E21处理器的SoC设计实验
5.3.6 基于SiFive E21处理器的FPGA验证实验
第6章 RT-Thread实时多任务操作系统的原理与应用
6.1 SiFive Freedom Studio集成开发调试环境安装与介绍
6.1.1 Freedom Studio简介与安装
6.1.2 启动Freedom Studio
6.1.3 创建sifive-welcome项目
6.1.4 配置sifive-welcome项目
6.1.5 编译sifive-welcome项目
6.1.6 运行sifive-welcome项目
6.1.7 调试程序
6.2 移植RT-Thread实时多任务操作系统的原理
6.2.1 嵌入式操作系统概述
6.2.2 RT-Thread实时多任务操作系统介绍
6.2.3 RT-Thread的底层结构与移植
6.3 RT-Tread的UART驱动结构分析、移植及应用
6.3.1 RT-Tread外设驱动
6.3.2 UART驱动结构分析
6.3.3 UART的移植与应用
6.4 完成RT-Thread实时操作系统的编译与运行
6.4.1 工具准备
6.4.2 修改路径与代码
6.4.3 文件编译
6.4.4 文件烧录
附录A 虚拟机与Ubuntu Linux操作系统的安装
A.1 虚拟机的安装
A.1.1 虚拟机简介
A.1.2 VMware安装（以VMware15版本为例）
A.2 Ubuntu Linux操作系统安装
A.2.1 Ubuntu简介
A.2.2 Ubuntu虚拟机的下载和安装
A.2.3 虚拟机信息
附录B 基于Nexys A7贪吃蛇游戏的设计与实现
B.1 硬件设备概述
B.2 设计要求
B.3 硬件设计
B.4 任务设计
B.4.1 程序结构
B.4.2 任务的数据结构设计
B.4.3 全局变量的使用
B.4.4 状态机的使用
B.5 程序设计详解
B.5.1 top模块的使用
B.5.2 display模块的使用
B.5.3 snake模块的使用
B.5.4 fsm模块的使用
B.5.5 turn模块的使用
B.5.6 apple模块的使用
B.5.7 score模块的使用
B.6 测试数据
参考文献

程玉华，教授、博士生导师、IEEE Fellow，北京大学上海微电子研究院院长。1982年于山东工学院（现山东大学）半导体专业获得学士学位，1985年于天津大学半导体专业获得硕士学位，1989年于清华大学微电子专业获得博士学位。1990年进入北京大学微电子研究所做博士后研究，完成两年科学研究后留校，任副教授。在北大期间承担了国家“七五”、“八五”重点攻关科研项目。1994年获得挪威国家科学研究委员会研究基金，赴挪威川得汉姆（Trondheim）大学做访问学者一年。1995年受美国加州伯克利大学著名教授、IEEE Fellow、美国国家工程科学院院士胡正明博士（Dr.Chenming Hu）邀请赴该校负责BSIM3v3项目。1996年该项目取得重大突破，被评为年度世界100项重大科研成果之一，同年BSIM3v3器件模型被美国电子工业协会定为集成电路设计MOSFET器件模型工业标准。BSIM3v3器件模型已被全球几乎所有集成芯片制造和设计公司应用，对世界半导体产业发展产生了重大影响。1997年至2006年先后在美国CANENCE、ROCKWELL、CONEXANT、SKYWORKS、SILICONLINX等公司担任技术和管理职务，2006年回到北大任职至今。 已发表文章130余篇，出版英文专著两部，其中，一部MOSFET Modeling & BSIM3 User s Guide与胡正明博士合著（后被译成日文），另外一部Device Modeling for Analog/RF Circuit Design与挪威著名教授、IEEE Fellow、挪威国家工程院院士Tor A.Fjeldly博士合著。另外，还参与了王阳元院士主编的《集成电路产业全书》、《绿色微纳电子学》和Green Micro/Nano Electronics等著作中部分章节的编写工作。, 陈宏铭，教授，台湾清华大学电机工学学士与微电子专业工学硕士，北京大学微电子专业理学博士。他曾任杭州电子科技大学讲座教授、武汉大学兼职教授、青岛大学兼职教授、江南大学企业教师，教授本科生有关芯片设计、制造、封测与RISC-Ⅴ处理器相关的入门知识。 他拥有超过二十年的半导体相关行业经验，目前担任上海道生物联技术有限公司副总裁，特别专注于无线低功耗广域物联网芯片与系统、RISC-Ⅴ处理器、超算与人工智能加速器等领域。在加入上海道生物联技术有限公司之前，他曾担任上海赛防科技资深总监、创意电子总监及智原科技总监，更早之前还担任过明导国际亚太区产品专家，铿腾电子科技应用工程师与联阳半导体数字设计工程师。 同时，他兼任“第四届全国大学生集成电路创新创业大赛”及“第十五届中国研究生电子设计竞赛上海赛区”的RISC-Ⅴ相关企业赛题命题人与评委。

本书将线下的FPGA开发板与线上的云平台结合，可以作为基于开源RISC-Ⅴ处理器的SiFive Freedom E300片上系统，以及E21处理器配合云平台设计方法的实验教程，并用Chisel编程的方式与FPGA硬件一起完成国产RT-Thread操作系统验证的移植。全书包含三大部分内容：首先讲述了基于实验所用Digilent Nexys板级硬件设计平台和Vivado开发工具。其次介绍Verilog HDL、Chisel HCL和一种由国内自主开发的Coffee-HDL这三种硬件描述语言。最后是三种实验教程的设计与实现方法，包含开源的SiFive Freedom E300片上系统的实验；以英伟达开源的深度学习硬件架构NVDLA为例，介绍如何在Freedom E300平台上集成Verilog IP的方法及介绍SiFive E21处理器IP的使用方式与国内自主开发云端SoC开发平台的实验；移植国内自主开发RT-Thread实时多任务操作系统的原理与应用到SiFive Freedom E300片上系统的实验。
本书知识点覆盖数字逻辑设计，可用作高等院校计算机与电子信息类专业的数字电路、基于RISC-Ⅴ处理器的计算机组成原理相关课程的辅助实验教材，也可作为芯片设计人员针对FPGA及嵌入式系统软硬件学习的参考用书。

来自业界与学界的推荐

RISC—v是一种开源的处理器指令集架构，具有开放性、模块化、可扩展的特点，同时具有进入门槛较低的优势，在近期掀起一股热潮。在全球看到很多有潜力的芯片设计公司也已采用RISC—v指令集来开发下一代的芯片，甚至是高性能的处理器。我曾经眼1乍者陈宏铭博士共事，陈博士近期提供了免费的网络课程来普及RISC—V指令集的相关技术，很高兴看到他撰写这本跟RISC—V相关的书籍来推广RISC—V技术，这也是他对中国集成电路行业尽一份心力。

——创意电子严亦宽博士

因为开放的架构和生态，RISC—v被比作“半导体行业的Linux"，获得了广泛的支持，RISC—V生态体系正在全球范围内快速崛起。本书作者是从事RISC—V推广和设计支持的一线专业人士，是RISC—V生态体系的积极倡导者和构建者。作者的精彩描述为读者提供了一本能快速入门、学习FPGA的基础知识、掌握相关流程细节并轻松实践的专业书籍。

——华中科技大学屈代明教授

RISC—v是近几年热起来的开源指令集架构。具有设计小型、快速、低功耗的特点，非常适合于嵌入式系统应用。而其开源的特性，使基于RISC—V的SoC芯片拥有广阔市场前景。宏铭师弟的书，从架构到芯片，从设计到验证，从硬件到软件，从技术到应用，都有详细说明，是了解和推广RISC—V的好教材。

——上海燧原科技有限公司董事长赵立东