由于此商品库存有限,请在下单后15分钟之内支付完成,手慢无哦!
100%刮中券,最高50元无敌券,券有效期7天
活动自2017年6月2日上线,敬请关注云钻刮券活动规则更新。
如活动受政府机关指令需要停止举办的,或活动遭受严重网络攻击需暂停举办的,或者系统故障导致的其它意外问题,苏宁无需为此承担赔偿或者进行补偿。
正版 基于Nios Ⅱ的嵌入式SoPC系统设计与Verilog开发实例 (美)Po
¥ ×1
第1章嵌入式系统概述1
1.1引言1
1.1.1嵌入式系统定义1
1.1.2示例系统1
1.2系统设计需求2
1.3嵌入式SoPC系统3
1.4本书结构6
1.5文献注释6
第1部分基本数字电路开发
第2章门级组合电路8
2.1引言8
2.2总则8
2.3基本词法元素和数据类型9
2.4数据类型10
2.4.1四值系统10
2.4.2数据类型组10
2.4.3数字的表示方法11
2.4.4运算符12
2.5程序框架12
2.5.1端口声明12
2.5.2程序主体13
2.5.3信号声明13
2.5.4另一个实例14
2.6结构描述14
2.7测试平台17
2.8文献注释19
2.9推荐实验19
2.9.1门级greater-than电路代码19
2.9.2门级二进制译码器代码19
第3章FPGA和EDA软件概述20
3.1FPGA20
3.1.1通用FPGA器件概述20
3.1.2AlteraCycloneII系列器件概述21
3.2AlteraDE1和DE2开发板概述23
3.3开发流程25
3.4QuartusII概述26
3.5QuartusII简易教程27
3.5.1创建设计工程29
3.5.2建立测试平台进行RTL仿真33
3.5.3编译工程33
3.5.4时序分析34
3.5.5编程FPGA器件34
3.6ModelSimHDL仿真器的简易
教程36
3.7文献注释39
3.8推荐实验40
3.8.1门级greater-than电路40
3.8.2门级二进制译码器40
第4章RTL组合电路41
4.1运算符41
4.1.1算术运算符42
4.1.2移位运算符42
4.1.3关系运算符和等式运算符43
4.1.4位运算符、缩减运算符和逻辑运算符43
4.1.5拼接运算符和复制运算符44
4.1.6条件运算符44
4.1.7运算符优先级45
4.1.8表达式位长调整45
4.1.9z和x的综合46
4.2组合逻辑电路的always语句块47
4.2.1基本语法和行为48
4.2.2进程赋值语句48
4.2.3变量数据类型49
4.2.4简单实例49
4.3if语句50
4.3.1语法50
4.3.2实例51
4.4case语句52
4.4.1语法52
4.4.2实例53
4.4.3casez和casex语句54
4.4.4全case语句和并行case语句55
4.5条件控制结构的路由结构56
4.5.1优先级路由网络56
4.5.2多路选择网络57
4.6always块的一般编码原则58
4.6.1组合逻辑电路代码的常见错误58
4.6.2指南61
4.7参数和常数61
4.7.1常数61
4.7.2参数62
4.7.3Verilog-1995中参数的使用64
4.8设计实例65
4.8.1十六进制数的七段LED译码器65
4.8.2符号幅值加法器67
4.8.3桶形移位器68
4.8.4简易浮点数加法器70
4.9文献注释73
4.10推荐实验73
4.10.1多功能桶形移位器73
4.10.2双优先级编码器74
4.10.3BCD码增量器74
4.10.4浮点数greater-than电路74
4.10.5浮点数和有符号整数间的转换电路74
4.10.6加强的浮点数加法器75
第5章常规时序电路76
5.1引言76
5.1.1D触发器和寄存器76
5.1.2同步系统77
5.1.3代码开发77
5.2触发器和寄存器的HDL代码77
5.2.1D触发器78
5.2.2寄存器80
5.2.3寄存器文件81
5.2.4SRAM83
5.3简单的设计实例84
5.3.1移位寄存器84
5.3.2二进制计数器及其变形86
5.4时序电路的测试平台89
5.5时序分析92
5.5.1时序参数92
5.5.2QuartusII中的时序考虑93
5.6案例研究94
5.6.1秒表94
5.6.2FIFO缓存器98
5.7CycloneII器件的嵌入式存储器模块102
5.7.1DE1开发板上的存储器选项概述102
5.7.2嵌入式M4K模块概述102
5.7.3添加嵌入式存储器模块的方法103
5.7.4导出同步单口RAM的HDL模块105
5.7.5导出同步简单双口RAM的HDL模块106
5.7.6导出同步真双口RAM的HDL模块108
5.7.7导出同步ROM的HDL模块109
5.7.8指定RAM初始值的HDL模块110
5.7.9FIFO缓存器的再仿真112
5.8文献注释113
5.9推荐实验113
5.9.1可编程方波发生器113
5.9.2脉宽调制电路113
5.9.3旋转方块电路113
5.9.4心跳电路114
5.9.5旋转的LED标语电路114
5.9.6增强型秒表114
5.9.7数据宽度可变的FIFO114
5.9.8堆栈115
5.9.9基于ROM的符号幅值加法器115
5.9.10基于ROM的温度转换115
第6章FSM116
……
第7章FSMD132
第8章Verilog精选主题161
第9章NiosII处理器概述196
第10章NiosII系统的引用和底层访问202
第11章预先设计的NiosIII/O外设224
第12章预先设计的NiosIII/O驱动和
第13章中断及中断服务程序275
第3部分用户I/O外设开发
第14章带PIO核的用户I/O外设292
第15章Avalon互连与SOPC组件298
第16章SRAM和SDRAM控制器324
第17章PS2键盘和鼠标352
第18章VGA控制器399
第19章音频编解码控制器469
第20章SD卡控制器514
第4部分硬件加速器实例研究
第21章GCD加速器572
第22章Mandelbrot集合分形加速器587
第23章直接数字频率合成616
参考文献640
曲邦平,博士,是俄亥俄州里夫兰州立大学电子与计算机工程系的副教授,他讲授了本科生和研究生的数字系统和计算机体系结构方面的诸多课程十多年,从美国国家科学基金会和里夫兰州立大学得到了教学基金资助。PONG P.CHU博士在数字系统设计领域有丰富的教学和工程经验,已经出版了诸多专著和教材,在美国和其他国家广泛使用。
本书利用altera fpga开发板和nios ii软核处理器,揭示了基于fpga的嵌入式系统特有的硬件可编程性,采用“做中学”的模式,介绍了基于verilog的嵌入式sopc设计的基本概念和技术。本书通过许多实例说明软、硬件的设计和开发过程,并给出了完整的代码和丰富的实验题目。
亲,大宗购物请点击企业用户渠道>小苏的服务会更贴心!
亲,很抱歉,您购买的宝贝销售异常火爆让小苏措手不及,请稍后再试~
非常抱歉,您前期未参加预订活动,
无法支付尾款哦!
抱歉,您暂无任性付资格