正版 Verilog HDL数字设计与综合:本科教学版 [美]Samir Palnitka

第一部分 Verilog基础知识
第1章 Verilog HDL数字设计综述 2
1.1 数字电路CAD技术的发展历史 2
1.2 硬件描述语言的出现 2
1.3 典型设计流程 3
1.4 硬件描述语言的意义 4
1.5 Verilog HDL的优点 5
1.6 硬件描述语言的发展趋势 6
第2章 层次建模的概念 7
2.1 设计方法学 7
2.2 四位脉动进位计数器 8
2.3 模块 9
2.4 模块实例 10
2.5 逻辑仿真的构成 11
2.6 举例 12
2.7 小结 15
2.8 习题 15
第3章 基本概念 16
3.1 词法约定 16
3.2 数据类型 19
3.3 系统任务和编译指令 24
3.4 小结 27
3.5 习题 28
第4章 模块和端口 29
4.1 模块 29
4.2 端口 31
4.3 层次命名 36
4.4 小结 37
4.5 习题 37
第5章 门级建模 38
5.1 门的类型 38
5.2 门延迟 48
5.3 小结 52
5.4 习题 53
第6章 数据流建模 54
6.1 连续赋值语句 54
6.2 延迟 56
6.3 表达式、操作符和操作数 57
6.4 操作符类型 58
6.5 举例 65
6.6 小结 72
6.7 习题 72
第7章 行为级建模 74
7.1 结构化过程语句 74
7.2 过程赋值语句 77
7.3 时序控制 81
7.4 条件语句 85
7.5 多路分支语句 86
7.6 循环语句 89
7.7 顺序块和并行块 92
7.8 生成块 96
7.9 举例 100
7.10 小结 105
7.11 习题 106
第8章 任务和函数 109
8.1 任务和函数的区别 109
8.2 任务 110
8.3 函数 114
8.4 小结 118
8.5 习题 119
第9章 实用建模技术 120
9.1 过程连续赋值 120
9.2 改写（覆盖）参数 122
9.3 条件编译和执行 124
9.4 时间尺度 127
9.5 常用的系统任务 128
9.6 小结 135
9.7 习题 135
第二部分 Verilog高级主题
第10章 时序和延迟 140
10.1 延迟模型的类型 140
10.2 路径延迟建模 142
10.3 时序检查 148
10.4 延迟反标注 150
10.5 小结 151
10.6 习题 151
第11章 开关级建模 153
11.1 开关级建模元件 153
11.2 举例 157
11.3 小结 161
11.4 习题 162
第12章 用户自定义原语 163
12.1 UDP的基础知识 163
12.2 表示组合逻辑的UDP 165
12.3 表示时序逻辑的UDP 170
12.4 UDP表中的缩写符号 173
12.5 UDP设计指南 174
12.6 小结 175
12.7 习题 175
第13章 编程语言接口 177
13.1 PLI的使用 179
13.2 PLI任务的连接和调用 179
13.3 内部数据表示 181
13.4 PLI库子程序 182
13.5 小结 192
13.6 习题 193
第14章 使用Verilog HDL进行逻辑综合 194
14.1 什么是逻辑综合 194
14.2 逻辑综合对数字设计行业的影响 196
14.3 Verilog HDL综合 197
14.4 逻辑综合流程 201
14.5 门级网表的验证 207
14.6 逻辑综合建模技巧 209
14.7 时序电路综合举例 214
14.8 小结 221
14.9 习题 221
第15章 高级验证技术 223
15.1 传统的验证流程 223
15.2 断言检查 230
15.3 形式化验证 231
15.4 小结 234
第三部分 附 录
附录A 强度建模和高级线网类型定义 236
附录B PLI子程序清单 239
附录C 关键字、系统任务和编译指令 255
附录D 形式化语法定义 257
附录E Verilog有关问题解答 285
附录F Verilog举例 287
参考文献 297
译者后记 298

[美]萨米尔·帕尔尼卡(Samir Palnitkar)，是美国Jambo Systems公司总裁。Jambo Systems公司是一流的专用集成电路设计和验证服务公司，专门从事高级微处理器、网络和通信芯片的设计服务。Palnitkar先生曾创办了一系列小型的高科技公司。他是Integrated Intellectual Property公司的创始人。该公司是一家专用集成电路设计公司，已被Lattice Semiconductor公司收购。后来，他创建了电子商务软件公司Obongo，已被AOL Time Warner公司收购。Palnitkar先生毕业于位于印度坎普尔市的印度理工学院电气工程系，获得学士学位，后来在美国华盛顿大学电气工程系获得硕士学位，接着在圣何塞州立大学获得MBA学位。Palnitkar先生目前是数字系统设计领域Verilog HDL建模、逻辑综合和基于EDA的设计方法学等方面的公认权威。他在设计和验证方面有丰富的工作经验，成功地完成过多种微处理器、专用集成电路和系统的设计。他是第一个使用Verilog语言为共享内存、高速缓冲存储器组合(cache coherent)和多处理器体系结构搭建框架的开发者。他领导研发了多处理器体系结构(一般称为UltraSPARC端口体系结构)。Sun Microsystems公司(现属于Oracle公司)在其台式机的设计中采用了他研发的这种体系结构。除了UltraSPARC CPU，他还为许多一流的公司完成过许多不同类型的设计和验证项目。Palnitkar先生与一些研发仿真产品的公司有合作关系，是首批试用基于周期仿真的技术的领军人物。他有使用多种EDA工具的经验，诸如Verilog-NC，Synopsys VCS，Specman，Vera，System Verilog，Synopsys，SystemC，Verplex和Design Data Management Systems等。

Verilog HDL数字设计与综合(第二版)(本科教学版)本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，逐渐过渡到编程语言接口和逻辑综合等高级主题。书中的内容全部符合Verilog HDL IEEE 1364-2001标准。
本书适合电子、计算机、自动控制等专业的学习数字电路设计的大学本科高年级学生阅读，也适合数字系统设计工程师和已具有多年Verilog设计工作经验的资深工程师参考。

本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，逐渐过渡到编程语言接口和逻辑综合等不错主题。书中的内容全部符合Verilog HDL IEEE 1364—2001标准。 本书适合电子、计算机、自动控制等专业的学习数字电路设计的大学本科高年级学生阅读，也适合数字系统设计工程师和已具有多年Verilog设计工作经验的资深工程师参考。

"本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，逐渐过渡到编程语言接口和逻辑综合等不错主题。书中的内容全部符合Verilog HDL IEEE 1364-2001标准。 本书适合电子、计算机、自动控制等专业的学习数字电路设计的大学本科高年级学生阅读，也适合数字系统设计工程师和已具有多年Verilog设计工作经验的资深工程师参考。"