文轩网图书旗舰店
  • 扫码下单

  • RISC-V开放架构设计之道 (美)大卫·帕特森,(美)安德鲁·沃特曼 著 勾凌睿,陈璐,刘志刚 译 专业科技 文轩网
  • 新华书店正版
    • 作者: (美)DavidPatterson(大卫·帕特森),AndrewWaterman(安德鲁·沃特曼)著 | | 勾凌睿译
    • 出版社: 电子工业出版社
    • 出版时间:2023-11-01 00:00:00
    送至
  • 由""直接销售和发货,并提供售后服务
  • 加入购物车 购买电子书
    服务

    看了又看

    商品预定流程:

    查看大图
    /
    ×

    店铺装修中

    商家:
    文轩网图书旗舰店
    联系:
    • 商品

    • 服务

    • 物流

    搜索店内商品

    文轩网图书旗舰店

  •      https://product.suning.com/0070067633/11555288247.html

     

    商品参数
    • 作者: (美)DavidPatterson(大卫·帕特森),AndrewWaterman(安德鲁·沃特曼)著| 勾凌睿译
    • 出版社:电子工业出版社
    • 出版时间:2023-11-01 00:00:00
    • 版次:1
    • 印次:1
    • 印刷时间:2023-11-01
    • 字数:355000
    • 页数:240
    • 开本:其他
    • 装帧:平装
    • ISBN:9787121464096
    • 国别/地区:中国
    • 版权提供:电子工业出版社

    RISC-V开放架构设计之道

    作  者:(美)大卫·帕特森,(美)安德鲁·沃特曼 著 勾凌睿,陈璐,刘志刚 译
    定  价:89
    出 版 社:电子工业出版社
    出版日期:2024年01月01日
    页  数:240
    装  帧:平装
    ISBN:9787121464096
    主编推荐

    "《RISC-V开放架构设计之道》由RISC-V架构的作者亲自撰写,旨在用最小的篇幅阐明RISC-V架构的全貌,帮助从业者深入理解RISC-V架构的核心原理和特性。 RISC-V 的基本概念和设计原则 深入分析RISC-V 的指令集、寄存器、内存管理、异常处理等 丰富的图表和示例 一本著译双馨的上乘之作,值得每一位从业者作为案头参考。"

    内容简介

    本书首先提出一款指令集的7个评价指标,包括成本、简洁、性能、架构和实现分离、提升空间、代码大小、易于编程/编译/链接,并围绕这7个评价指标从全系统角度向读者介绍RISC-V的精巧设计和众多的取舍考量。同时,本书还介绍x86、ARM 和MIPS的设计,并通过插入排序和DAXPY(双精度乘加)程序量化对比它们,突出RISC-V的优势,深入阐释指令集设计对计算机系统的影响。
    如果您是学生,本书将是一本优秀的课外读物,有助于您建立完整的计算机系统观念;如果您是教师,本书将为您提供丰富的真实案例,能给您的教学工作带来新的启发;如果您是相关方向的从业人士,本书除了开拓您的视野,还是一本方便的参考手册,帮助您更轻松地完成工作。

    作者简介

    "大卫·帕特森(David Patterson)在加州大学伯克利分校担任计算机科学系教授40 年,于2016 年退休,并加入“Google 大脑”项目担任杰出工程师。他还担任RISC-V 国际基金会董事会副主席和RISC-V 国际开源实验室主任。他曾被任命为伯克利计算机科学部主席,并当选计算研究协会(CRA,Computing Research Association)主席和计算机协会(ACM,Association for Computing Machinery)主席。在20 世纪80年代,他领导了四代精简指令集计算机(RISC,Reduced InstructionSet Computer)项目,伯克利近期新的RISC 因此得名“RISC Five”(第五代RISC)。 他和安德鲁·沃特曼(AndrewWaterman)均为四位RISC-V 架构师中的一员。除RISC 以外,他的研究null

    精彩内容

    目录
    第1章 为什么要有RISC-V 1
    1.1 导言 2
    1.2 模块化ISA 和增量型ISA 3
    1.3 ISA 设计导论 5
    1.4 全书总览 11
    1.5 结语13
    1.6 扩展阅读14
    第2章RV32I:RISC-V 基础整数指令集16
    2.1 导言17
    2.2 RV32I 指令格式18
    2.3 RV32I 寄存器 21
    2.4 RV32I 整数计算23
    2.5 RV32I 取数和存数 25
    2.6 RV32I 条件分支26
    2.7 RV32I 无条件跳转 27
    2.8 其他RV32I 指令28
    2.9 通过插入排序对比RV32I、ARM-32、MIPS-32 和x86-32 28
    2.10 结语34
    2.11 扩展阅读 36
    第3 章RISC-V 汇编语言 37
    3.1 导言38
    3.2 调用约定38
    3.3 汇编器 41
    3.4 链接器 46
    3.5 静态链接和动态链接49
    3.6 加载器 49
    3.7 结语50
    3.8 扩展阅读50
    第4章RV32M:乘法和除法指令51
    4.1 导言52
    4.2 结语54
    4.3 扩展阅读55
    第5章RV32F 和RV32D:单精度和双精度浮点数56
    5.1 导言57
    5.2 浮点寄存器60
    5.3 浮点取数、存数和算术运算62
    5.4 浮点转换和数据传送63
    5.5 其他浮点指令63
    5.6 通过DAXPY 程序对比RV32FD、ARM-32、MIPS-32 和x86-32 65
    5.7 结语68
    5.8 扩展阅读68
    第6章RV32A:原子指令70
    6.1 导言71
    6.2 结语73
    6.3 扩展阅读74
    第7章RV32C:压缩指令75
    7.1 导言76
    7.2 对比RV32GC、Thumb-2、microMIPS 和x86-32 81
    7.3 结语82
    7.4 扩展阅读82
    第8章RV32V:向量83
    8.1 导言84
    8.2 向量计算指令85
    8.3 向量寄存器和动态类型86
    8.4 向量取数和存数88
    8.5 向量操作的并行度 89
    8.6 向量操作的条件执行90
    8.7 其他向量指令90
    8.8 示例:用RV32V 编写DAXPY 程序92
    8.9 对比RV32V、MIPS-32 MSA SIMD 和x86-32 AVX SIMD 93
    8.10 结语97
    8.11 扩展阅读 99
    第9章RV64:64 位地址指令 100
    9.1 导言101
    9.2 通过插入排序比较RV64 与其他64 位ISA 105
    9.3 程序大小112
    9.4 结语113
    9.5 扩展阅读114
    第10章RV32/64 特权架构115
    10.1 导言116
    10.2 简单嵌入式系统的机器模式117
    10.3 机器模式的异常处理 119
    10.4 嵌入式系统中的用户模式和进程隔离 124
    10.5 现代操作系统的监管模式 126
    10.6 页式虚拟内存128
    10.7 标识和性能CSR 133
    10.8 结语136
    10.9 扩展阅读 136
    第11章 未来的RISC-V 可选扩展 137
    11.1 “B”标准扩展:位操作 138
    11.2 “E”标准扩展:嵌入式 138
    11.3 “H”特权态架构扩展:支持虚拟机管理器(Hypervisor) 138
    11.4 “J”标准扩展:动态翻译语言 138
    11.5 “L”标准扩展:十进制浮点 139
    11.6 “N”标准扩展:用户态中断139
    11.7 “P”标准扩展:紧缩SIMD 指令139
    11.8 “Q”标准扩展:四倍精度浮点140
    11.9 结语140
    附录A RISC-V 指令列表 141
    附录B 把RISC-V 直译到其他ISA 187
    索引195

    售后保障

    最近浏览

    猜你喜欢

    该商品在当前城市正在进行 促销

    注:参加抢购将不再享受其他优惠活动

    x
    您已成功将商品加入收藏夹

    查看我的收藏夹

    确定

    非常抱歉,您前期未参加预订活动,
    无法支付尾款哦!

    关闭

    抱歉,您暂无任性付资格

    此时为正式期SUPER会员专享抢购期,普通会员暂不可抢购