实名认证领苏宁支付券立即领取 >
¥
提前抢
SUPER会员专享
由于此商品库存有限,请在下单后15分钟之内支付完成,手慢无哦!
欢迎光临本店铺
点我可查看更多商品哦~
100%刮中券,最高50元无敌券,券有效期7天
亲,今日还有0次刮奖机会
我的云钻:0
您的云钻暂时不足,攒足云钻再来刮
恭喜获得1张券!
今天的机会已经全部用完了,请明天再来
恭喜刮出两张券,请选择一张领取
活动自2017年6月2日上线,敬请关注云钻刮券活动规则更新。
如活动受政府机关指令需要停止举办的,或活动遭受严重网络攻击需暂停举办的,或者系统故障导致的其它意外问题,苏宁无需为此承担赔偿或者进行补偿。
IC芯片设计中的静态时序分析实践 (美)J.巴斯卡尔,(美)拉凯什·查达 著 刘斐然 译 专业科技 文轩网
¥ ×1
商品
服务
物流
https://product.suning.com/0070067633/11555288247.html
IC芯片设计中的静态时序分析实践
时序(Timing), 时序, 时序! 这是数字电路工程师在设计一块半导体芯片时z需要关注的部分。时序是什么,它是怎么被描述的,它是怎么被验证(Verify)的? 一个大型数字电路设计团队可能会花费数月来设计架构、进行迭代,以达到要求的时序目标。除了功能验证外,时序收敛(Timing Closure) 也是一个里程碑, 它决定了一块芯片什么时候可以被交付给半导体工厂(Foundry) 生产。本书介绍了如何用静态时序分析(STA)为纳米级芯片进行时序验证。 本书用通俗易懂的语言为初学者搭建了CMOS数字设计中静态时序分析(STA)的知识框架,开篇介绍了什么是STA以及为什么要进行STA;明确学习目标后,接下来讲解标准单元库和互连寄生参数——有了这两类知识, 就可以计算单元延迟和线延迟;在搭建好STA环境后,就进入了真正的时序检查:建立时间和保持时间;随后进一步介绍了如何处理接口时序、如何处理null
《IC芯片设计中的静态时序分析实践》深度介绍了芯片设计中用静态时序分析进行时序验证的基本知识和应用方法,涉及了包括互连线模型、时序计算和串扰等影在内的响纳米级电路设计的时序的重要问题,并详细解释了在不同工艺、环境、互连工艺角和片上变化(OCV)下进行时序检查的方法。详细介绍了层次化块(Block)、全芯片及特殊IO接口的时序验证,并提供了SDC、SDF及SPEF格式的完整介绍。 《IC芯片设计中的静态时序分析实践》适合从事芯片设计和ASIC时序验证领域的专业人士,以及逻辑和芯片设计专业的学生和教师阅读。不管是刚开始使用静态时序分析,还是精通静态时序分析的专业人士,本书都是优秀的教材或参考资料。
无
抢购价:¥ 38.00
易购价:¥ 38.00
注:参加抢购将不再享受其他优惠活动
亲,很抱歉,您购买的宝贝销售异常火爆,让小苏措手不及,请稍后再试~
验证码错误
看不清楚?换一张
确定关闭
亲,大宗购物请点击企业用户渠道>小苏的服务会更贴心!
亲,很抱歉,您购买的宝贝销售异常火爆让小苏措手不及,请稍后再试~
查看我的收藏夹
非常抱歉,您前期未参加预订活动,无法支付尾款哦!
关闭
抱歉,您暂无任性付资格
继续等待
0小时0分
立即开通
SUPER会员