返回首页
苏宁会员
购物车 0
易付宝
手机苏宁

服务体验

店铺评分与同行业相比

用户评价:----

物流时效:----

售后服务:----

  • 服务承诺: 正品保障
  • 公司名称:
  • 所 在 地:

  • 计算机组成与设计实验教程(第四版) 王炜,何红旗,侯一凡 著 大中专 文轩网
  • 新华书店正版
    • 作者: 王炜,何红旗,侯一凡著
    • 出版社: 科学出版社
    • 出版时间:2021-10-01 00:00:00
    送至
  • 由""直接销售和发货,并提供售后服务
  • 加入购物车 购买电子书
    服务

    看了又看

    商品预定流程:

    查看大图
    /
    ×

    苏宁商家

    商家:
    文轩网图书旗舰店
    联系:
    • 商品

    • 服务

    • 物流

    搜索店内商品

    商品分类

         https://product.suning.com/0070067633/11555288247.html

     

    商品参数
    • 作者: 王炜,何红旗,侯一凡著
    • 出版社:科学出版社
    • 出版时间:2021-10-01 00:00:00
    • 版次:4
    • 印次:1
    • 印刷时间:2021-10-01
    • 字数:400000
    • 页数:255
    • 开本:16开
    • 装帧:平装
    • ISBN:9787030697042
    • 国别/地区:中国
    • 版权提供:科学出版社

    计算机组成与设计实验教程(第四版)

    作  者:王炜,何红旗,侯一凡 著
    定  价:59
    出 版 社:科学出版社
    出版日期:2021年10月01日
    页  数:255
    装  帧:平装
    ISBN:9787030697042
    主编推荐

    内容简介

    本书以TEC-8计算机硬件综合实验系统为实验平台,全面介绍了计算机组成原理、数字逻辑与数字系统。全书共7章:章详细介绍了TEC-8计算机硬件综合实验系统;第2章和第3章介绍了计算机组成与计算机体系结构实验,其中第2章给出了7个基本实验,第3章给出了4个综合实验;第4章介绍了数字逻辑与数字系统的4个综合设计实验,这些实验同时可作为EDA技术的基础实验;作为进行第3章、第4章相关设计实验的推荐基础,第5~7章主要介绍了EDA设计的相关基础技术,其中第5章和第6章分别对VHDL和Verilog HDL进行了简单介绍,第7章介绍了Quartus Ⅱ的使用方法。 本书可作为高等院校计算机及相关专业的计算机组成原理、数字运辑与数字系统实验课程的教材,也可供计算机硬件技术领域的设计人员自学参考。

    作者简介

    精彩内容

    目录
    章 TEC-8计算机硬件综合实验系统
    1.1 TEC-8实验系统的技术特点
    1.2 TEC-8实验系统的组成
    1.3 逻辑测试笔
    1.4 TEC-8实验系统结构和操作
    1.4.1 TEC-8模型计算机时序信号
    1.4.2 TEC-8模型计算机组成
    1.5 TEC-8模型计算机指令系统
    1.6 指示灯、按钮、开关、接口与短路子
    1.6.1 指示灯
    1.6.2 按钮
    1.6.3 开关
    1.6.4 接口与短路子
    1.7 数字逻辑与数字系统实验
    1.8 E2PROM中微代码的修改
    第2章 计算机组成原理基本实验
    2.1 寄存器读写实验
    2.2 运算器组成实验
    2.3 双端口存储器实验
    2.4 数据通路实验
    2.5 微程序控制器实验
    2.6 CPU组成与机器指令的执行实验
    2.7 中断原理实验
    第3章 计算机组成原理课程综合设计实验
    3.1 模型机硬连线控制器设计实验
    3.2 模型机流水微程序控制器设计实验
    3.3 模型机流水硬连线控制器设计实验
    3.4 含有阵列乘法器的ALU设计实验
    第4章 数字逻辑与数字系统综合设计实验
    4.1 简易电子琴实验
    4.2 简易频率计实验
    4.3 简易交通灯实验
    4.4 VGA接口设计实验
    第5章 VHDL简介
    5.1 VHDL程序的基本结构
    5.1.1 实体说明
    5.1.2 结构体说明
    5.1.3 程序包
    5.1.4 库
    5.1.5 配置
    5.2 VHDL的客体及词法单元
    5.2.1 标识符
    5.2.2 词法单元
    5.2.3 VHDL的数据类型
    5.2.4 VHDL的对象
    5.2.5 VHDL运算操作符
    5.3 VHDL的基本描述语句
    5.3.1 进程语句
    5.3.2 并行语句
    5.3.3 顺序语句
    5.4 属性的描述与定义
    5.4.1 数值类属性
    5.4.2 函数类属性
    5.4.3 带属性函数的信号
    5.5 决断函数与信号延迟
    5.5.1 决断信号与决断函数
    5.5.2 信号延迟
    第6章 Verilog HDL基本语法
    6.1 简单的Verilog HDL模块
    6.1.1 简单的Verilog HDL程序介绍
    6.1.2 模块的结构
    6.1.3 模块的端口定义
    6.1.4 模块内容
    6.2 数据类型及其常量、变量
    6.2.1 常量
    6.2.2 变量
    6.3 运算符及表达式
    6.3.1 基本的算术运算符
    6.3.2 位运算符
    6.3.3 逻辑运算符
    6.3.4 关系运算符
    6.3.5 等式运算符
    6.3.6 移位运算符
    6.3.7 位拼接运算符
    6.3.8 缩减运算符
    6.3.9 优先级
    6.3.10 关键字
    6.4 赋值语句和块语句
    6.4.1 赋值语句
    6.4.2 块语句
    6.5 条件语句
    6.5.1 if-else语句
    6.5.2 case语句
    6.5.3 由于条件语句使用不当而产生意外的锁存器
    6.6 循环语句
    6.6.1 forever语句
    6.6.2 repeat语句
    6.6.3 while语句
    6.6.4 for语句
    6.7 结构说明语句
    6.7.1 initial语句
    6.7.2 always语句
    6.7.3 task和function说明语句
    6.8 系统函数和任务
    6.8.1 系统任务$display和$write
    6.8.2 系统任务$monitor
    6.8.3 时间度量系统函数$time和$realtime
    6.8.4 系统任务$finish
    6.8.5 系统任务$stop
    6.8.6 系统任务$readmemb和$readmemh
    6.8.7 系统任务$random
    6.9 编译预处理
    6.9.1 宏定义`define
    6.9.2 文件包含处理`include
    6.9.3 时间尺度`timescale
    6.9.4 条件编译命令`ifdef、`else、`endif
    6.10 小结
    第7章 Quartus Ⅱ的使用方法
    7.1 Quartus Ⅱ介绍
    7.2 Quartus Ⅱ安装
    7.2.1 Quartus Ⅱ安装准备
    7.2.2 Quartus Ⅱ软件安装
    7.3 Quartus Ⅱ设计示例
    附录 部分芯片资料及实验箱器件布局图

    售后保障

    最近浏览

    猜你喜欢

    该商品在当前城市正在进行 促销

    注:参加抢购将不再享受其他优惠活动

    x
    您已成功将商品加入收藏夹

    查看我的收藏夹

    确定

    非常抱歉,您前期未参加预订活动,
    无法支付尾款哦!

    关闭

    抱歉,您暂无任性付资格

    此时为正式期SUPER会员专享抢购期,普通会员暂不可抢购