返回首页
苏宁会员
购物车 0
易付宝
手机苏宁

服务体验

店铺评分与同行业相比

用户评价:----

物流时效:----

售后服务:----

  • 服务承诺: 正品保障
  • 公司名称:
  • 所 在 地:

  • 深入理解微电子电路设计 数字电子技术及应用(原书第5版)
  • 新华书店正版
    • 作者: (美)理查德·C.耶格,(美)特拉维斯·N.布莱洛克著 | | 宋廷强译
    • 出版社: 清华大学出版社
    • 出版时间:2020-12-01 00:00:00
    送至
  • 由""直接销售和发货,并提供售后服务
  • 加入购物车 购买电子书
    服务

    看了又看

    商品预定流程:

    查看大图
    /
    ×

    苏宁商家

    商家:
    文轩网图书旗舰店
    联系:
    • 商品

    • 服务

    • 物流

    搜索店内商品

    商品分类

         https://product.suning.com/0070067633/11555288247.html

     

    商品参数
    • 作者: (美)理查德·C.耶格,(美)特拉维斯·N.布莱洛克著| 宋廷强译
    • 出版社:清华大学出版社
    • 出版时间:2020-12-01 00:00:00
    • 版次:1
    • 印次:1
    • 印刷时间:2020-12-01
    • 字数:452000
    • 页数:264
    • 开本:16开
    • 装帧:平装
    • ISBN:9787302560302
    • 国别/地区:中国
    • 版权提供:清华大学出版社

    深入理解微电子电路设计 数字电子技术及应用(原书第5版)

    作  者:(美)理查德·C.耶格,(美)特拉维斯·N.布莱洛克 著 宋廷强 译
    定  价:69
    出 版 社:清华大学出版社
    出版日期:2020年12月01日
    页  数:264
    装  帧:平装
    ISBN:9787302560302
    主编推荐

    本书全面介绍了数字电子技术的基础知识及其应用,从逻辑电路的逻辑门、布尔代数等概念出发,详细阐述了数字电子技术的基本概念及分析设计原理。本书主要讲解逻辑门和存储单元的设计,对NMOS、PMOS逻辑设计、存储器单元及其周边电路、触发器及双极型逻辑设计都进行了详细的论述,并且包含了对ECL、CML和TTL的讨论。

    内容简介

    本书是微电子电路设计领域的一部大作,作者具有丰富的业界设计经验,经过连续5版的不断改进,已经成为微电子电路设计领域的非常不错教材及工具书。书中涉及范围广泛,将数字电路或者模拟电路部分单独拿出来都可以自成体系,单独学习。为了方便国内读者学习,翻译时拆分成3卷,分别是《深入理解微电子电路设计——电子元器件原理及应用(原书第5版)》《深入理解微电子电路设计——数字电子技术及应用(原书第5版)》和《深入理解微电子电路设计——模拟电子技术及应用(原书第5版)》。本书全面讲述了微电子电路的基础知识及其应用技术,书中没有简单罗列各种元器件或者电路,而是关注于让读者理解元器件或电路背后的基本概念、设计方法和仿真验证手段,从全局上把握微电子电路的发展、现状及主要技术等内容。全书内容覆盖了固态电子学、半导体器件、数字电路及模拟电路领域的主要内容,读者可以更好地理解和把握微电子电路的设计方法和设计理null

    作者简介

    精彩内容

    目录
    章 数字电子电路简介
    1.1 理想逻辑门
    1.2 逻辑电平和噪声容限
    1.2.1 逻辑电平
    1.2.2 噪声容限
    1.2.3 逻辑门的设计目标
    1.3 逻辑门的动态响应
    1.3.1 上升时间和下降时间
    1.3.2 传输延迟
    1.3.3 功耗-延迟积
    1.4 布尔代数回顾
    1.5 NMOS逻辑设计
    1.5.1 带负载电阻的NMOS反相器
    1.5.2 Ms的W/L设计
    1.5.3 负载电阻设计
    1.5.4 负载线的可视化
    1.5.5 开关器件的导通电阻
    1.5.6 噪声容限分析
    1.5.7 VIL和VOH的计算
    1.5.8 VIH和VOL的计算
    1.5.9 电阻负载反相器噪声容限
    1.5.10 负载电阻问题
    1.6 晶体管替代负载电阻方案
    1.6.1 NMOS饱和负载反相器
    1.6.2 带线性负载设备的NMOS反相器
    1.6.3 带耗尽型负载的NMOS反相器
    1.7 NMOS反相器小结与比较
    1.8 速度饱和对静态反相器设计的影响
    1.8.1 开关晶体管设计
    1.8.2 负载晶体管设计
    1.8.3 速度饱和影响小结
    1.9 NMOS与非门及或非门
    1.9.1 或非门
    1.9.2 与非门
    1.9.3 NMOS耗尽型工艺中的或非门及与非门版图
    1.10 复杂NMOS逻辑设计
    1.11 功耗
    1.11.1 静态功耗
    1.11.2 动态功耗
    1.11.3 MOS逻辑门的功率缩放
    1.12 MOS逻辑门的动态特性
    1.12.1 逻辑电路中的电容
    1.12.2 带阻性负载的NMOS反相器的动态响应
    1.12.3 比较NMOS延迟反相器
    1.12.4 速度饱和对反相器延迟的影响
    1.12.5 基于参考电路仿真的缩放
    1.12.6 固有门延迟的环形振荡器测量法
    1.12.7 无负载反相器的延迟
    1.13 PMOS逻辑
    1.13.1 PMOS反相器
    1.13.2 与非门和或非门
    小结
    关键词
    参考文献
    扩展阅读
    习题
    第2章 CMOS逻辑电路设计
    2.1 CMOS反相器
    2.2 CMOS反相器的静态特性
    2.2.1 CMOS电压传输特性
    2.2.2 CMOS反相器的噪声容限
    2.3 CMOS反相器的动态特性
    2.3.1 传播延迟估计
    2.3.2 上升时间和下降时间
    2.3.3 按性能等比例缩放
    2.3.4 速度饱和效应对CMOS反相器延迟的影响
    2.3.5 级联反相器延迟
    2.4 CMOS功耗及功耗-延迟积
    2.4.1 静态功耗
    2.4.2 动态功耗
    2.4.3 功耗-延迟积
    2.5 CMOS或非门和与非门
    2.5.1 CMOS或非门
    2.5.2 CMOS与非门
    2.6 CMOS复杂门电路设计
    2.7 逻辑门的最小尺寸设计及性能
    2.8 级联缓冲器
    2.8.1 级联缓冲器延迟模型
    2.8.2 最优级数
    2.9 CMOS传输门
    2.10 双稳态电路
    2.10.1 双稳态锁存器
    2.10.2 RS触发器
    2.10.3 采用传输门的D锁存器
    2.1O.4 主从D触发器
    2.11 CMOS闩锁效应
    小结
    关键词
    参考文献
    习题
    第3章 MOS存储器及其电路
    3.1 随机存取存储器
    3.1.1 RAM存储器架构
    3.1.2 256Mb存储器芯片
    3.2 静态存储器单元
    3.2.1 内存单元的隔离和访问(6-T单元)
    3.2.2 读操作
    3.2.3 向6-T单元写数据
    3.3 动态存储单元
    3.3.1 1-T单元
    3.3.2 1-T单元的数据存储
    3.3.3 1-T单元的数据读取
    3.3.4 4-T单元
    3.4 感测放大器
    3.4.1 6-T单元的感测放大器
    3.4.2 1-T单元的感测放大器
    3.4.3 升压字线电路
    3.4.4 钟控CMOS感测放大器
    3.5 地址译码器
    3.5.1 或非门译码器
    3.5.2 与非门译码器
    3.5.3 传输管列译码器
    3.6 只读存储器
    3.7 闪存
    3.7.1 浮栅技术
    3.7.2 NOR电路实现
    3.7.3 NAND电路实现
    小结
    关键词
    参考文献
    习题
    第4章 双极型逻辑电路
    4.1 电流开关(发射极耦合对)
    4.1.1 电流开关静态特性的数学模型
    4.1.2 对于υⅠ>VREF的电流开关分析
    4.1.3 υⅠ<VREF时的电流开关分析
    4.2 发射极耦合逻辑门
    4.2.1 υⅠ=VH时的ECL门
    4.2.2 υⅠ=VI时的ECL门
    4.2.3 ECL门的输入电流
    4.2.4 ECL小结
    4.3 ECL门的噪声容限分析
    4.3.1 VIL、VOH、VIH和VOL
    4.3.2 噪声容限
    4.4 电流源的实现
    4.5 ECL或-或非门
    4.6 射极跟随器
    4.7 “发射极点接”及“线或”逻辑
    4.7.1 射极跟随器输出的并联连接
    4.7.2 “线或”逻辑函数
    4.8 ECL功耗-延迟特性
    4.8.1 功耗
    4.8.2 门延迟
    4.8.3 功耗-延迟积
    4.9 正射极耦合逻辑
    4.10 电流型逻辑
    4.10.1 CML逻辑门
    4.10.2 CML逻辑电平
    4.10.3 VFF供电电压
    4.10.4 高电平CML
    4.10.5 降低CML功耗
    4.10.6 源极耦合FET逻辑
    4.11 饱和双极型反相器
    4.11.1 静态反相器特性
    4.11.2 双极型晶体管的饱和电压
    4.11.3 负载线可视化
    4.11.4 饱和BJT的开关特性
    4.12 晶体管-晶体管逻辑
    4.12.1 vI=VL时的TTL反相器分析
    4.12.2 vI= VH时的TTL反相器分析
    4.12.3 功耗
    4.12.4 TTL传播延迟和功率-延迟积
    4.12.5 TTL的电压传输特性和噪声容限
    4.12.6 标准TTL的扇出限制
    4.13 TTL中的逻辑函数
    4.13.1 多发射极输入晶体管
    4.13.2 TTL与非门
    4.13.3 输入钳位二极管
    4.14 肖特基钳位TTL
    4.15 ECL和TTL的功耗延迟对比
    4.16 BiCMOS逻辑
    4.16.1 BiCMOS缓冲器
    4.16.2 BiNMOS反相器
    4.16.3 BiCMOS逻辑门
    小结
    关键词
    参考文献
    扩展阅读
    习题
    附录A 标准离散元器件值
    A.1 电阻
    A.2 电容
    A.3 电感
    附录B 固态器件模型及SPICE仿真参数
    B.1 pn结二极管
    B.2 MOS场效应管
    B.3 结型场效应管
    B.4 双极型晶体管

    售后保障

    最近浏览

    猜你喜欢

    该商品在当前城市正在进行 促销

    注:参加抢购将不再享受其他优惠活动

    x
    您已成功将商品加入收藏夹

    查看我的收藏夹

    确定

    非常抱歉,您前期未参加预订活动,
    无法支付尾款哦!

    关闭

    抱歉,您暂无任性付资格

    此时为正式期SUPER会员专享抢购期,普通会员暂不可抢购