返回首页
苏宁会员
购物车 0
易付宝
手机苏宁

服务体验

店铺评分与同行业相比

用户评价:----

物流时效:----

售后服务:----

  • 服务承诺: 正品保障
  • 公司名称:
  • 所 在 地:
本店所有商品

  • [正版]计算机组成与设计(硬件软件接口原书5版RISC-V版)
  • 本店商品限购一件,多拍不发货,谢谢合作
    • 作者: 戴维·A.著
    • 出版社: 机械工业出版社
    送至
  • 由""直接销售和发货,并提供售后服务
  • 加入购物车 购买电子书
    服务

    看了又看

    商品预定流程:

    查看大图
    /
    ×

    苏宁商家

    商家:
    如梦图书专营店
    联系:
    • 商品

    • 服务

    • 物流

    搜索店内商品

    商品参数
    • 作者: 戴维·A.著
    • 出版社:机械工业出版社
    • ISBN:9781309637751
    • 版权提供:机械工业出版社

                                                        店铺公告

    为保障消费者合理购买需求及公平交易机会,避免因非生活消费目的的购买货囤积商品,抬价转售等违法行为发生,店铺有权对异常订单不发货且不进行赔付。异常订单:包括但不限于相同用户ID批量下单,同一用户(指不同用户ID,存在相同/临近/虚构收货地址,或相同联系号码,收件人,同账户付款人等情形的)批量下单(一次性大于5本),以及其他非消费目的的交易订单。 温馨提示:请务必当着快递员面开箱验货,如发现破损,请立即拍照拒收,如验货有问题请及时联系在线客服处理,(如开箱验货时发现破损,所产生运费由我司承担,一经签收即为货物完好,如果您未开箱验货,一切损失就需要由买家承担,所以请买家一定要仔细验货), 关于退货运费:对于下单后且物流已发货货品在途的状态下,原则上均不接受退货申请,如顾客原因退货需要承担来回运费,如因产品质量问题(非破损问题)可在签收后,联系在线客服。

    基本信息
    商品名称:计算机组成与设计(硬件软件接口原书第5版RISC-V版)开本:16开
    作者:(美)戴维·A.帕特森//约翰·L.亨尼斯|责编:曲熠|译者:易江芳//刘先华页数:
    定价:169出版时间:2020-05-01
    ISBN号:9787111652144 印刷时间:2020-05-01
    出版社:机械工业版次:1
    商品类型:图书印次:1
    作者简介:

    ......

    内容提要:
    本书由2017年图灵奖得主Patterson和Hennessy共同撰写,是计算机体系结构领域的经典书籍,强调软硬件协同设计及其对性能的影响。本书采用开源的RISC-V指令系统体系结构, 讲解硬件技术、汇编语言、算术运算、流水线、存储层次、I/O以及并行处理器。新内容涵盖平板电脑、云基础设施、ARM(移动计算设备)以及x86(云计算)体系结构,新实例包括Intel Core i7、ARM Cortex-A53以及NVIDIA Fermi GPU。本书适合计算机体系结构领域的专业技术人员参考,也适合高等院校计算机相关专业的学生阅读。

    ......

    目录:
    出版者的话
    赞誉
    译者序
    前言
    作者简介
    第1章 计算机抽象及相关技术 1
    1.1 引言 1
    1.1.1 传统的计算应用分类及其特点 2
    1.1.2 欢迎来到后PC时代 3
    1.1.3 你能从本书中学到什么 4
    1.2 计算机体系结构中的8个伟大思想 6
    1.2.1 面向摩尔定律的设计 6
    1.2.2 使用抽象简化设计 7
    1.2.3 加速经常性事件 7
    1.2.4 通过并行提高性能 7
    1.2.5 通过流水线提高性能 7
    1.2.6 通过预测提高性能 7
    1.2.7 存储层次 7
    1.2.8 通过冗余提高可靠性 7
    1.3 程序表象之下 8
    1.4 箱盖后的硬件 10
    1.4.1 显示器 11
    1.4.2 触摸屏 12
    1.4.3 打开机箱 13
    1.4.4 数据安全 16
    1.4.5 与其他计算机通信 16
    1.5 处理器和存储制造技术 17
    1.6 性能 20
    1.6.1 性能的定义 21
    1.6.2 性能的度量 23
    1.6.3 CPU性能及其度量因素 24
    1.6.4 指令性能 25
    1.6.5 经典的CPU性能公式 26
    1.7 功耗墙 28
    1.8 沧海巨变:从单处理器向多处理器转变 30
    1.9 实例:评测Intel Core i7 32
    1.9.1 SPEC CPU基准评测程序 33
    1.9.2 SPEC功耗基准评测程序 34
    1.10 谬误与陷阱 35
    1.11 本章小结 37
    1.12 历史视角和拓展阅读 38
    1.13 练习 38
    第2章 指令:计算机的语言 43
    2.1 引言 43
    2.2 计算机硬件的操作 45
    2.3 计算机硬件的操作数 47
    2.3.1 存储器操作数 48
    2.3.2 常数或立即数操作数 51
    2.4 有符号数与无符号数 52
    2.5 计算机中的指令表示 57
    2.6 逻辑操作 62
    2.7 用于决策的指令 65
    2.7.1 循环 66
    2.7.2 边界检查的简便方法 67
    2.7.3 case/switch语句 68
    2.8 计算机硬件对过程的支持 68
    2.8.1 使用 多的寄存器 69
    2.8.2 嵌套过程 71
    2.8.3 在栈中为新数据分配空间 73
    2.8.4 在堆中为新数据分配空间 74
    2.9 人机交互 76
    2.10 对大立即数的RISC-V编址和寻址 79
    2.10.1 大立即数 79
    2.10.2 分支中的寻址 80
    2.10.3 RISC-V寻址模式总结 82
    2.10.4 机器语言译码 83
    2.11  指令与并行性:同步 85
    2.12 翻译并启动程序 87
    2.12.1 编译器 87
    2.12.2 汇编器 87
    2.12.3 链接器 89
    2.12.4 加载器 91
    2.12.5 动态链接库 91
    2.12.6 启动Java程序 93
    2.13 以C排序程序为例的汇总整理 94
    2.13.1 swap过程 94
    2.13.2 sort过程 95
    2.14 数组与指针 100
    2.14.1 用数组实现clear 100
    2.14.2 用指针实现clear 101
    2.14.3 比较两个版本的clear 102
    2.15  专题:编译C语言和解释Java语言 102
    2.16 实例:MIPS指令 103
    2.17 实例:x86指令 104
    2.17.1 Intel x86的演变 104
    2.17.2 x86寄存器和寻址模式 106
    2.17.3 x86整数操作 107
    2.17.4 x86指令编码 109
    2.17.5 x86总结 110
    2.18 实例:RISC-V指令系统的剩余部分 111
    2.19 谬误与陷阱 112
    2.20 本章小结 113
    2.21 历史视角和扩展阅读 115
    2.22 练习 115
    第3章 计算机的算术运算 121
    3.1 引言 121
    3.2 加法和减法 121
    3.3 乘法 124
    3.3.1 串行版的乘法算法及其硬件实现 124
    3.3.2 带符号乘法 127
    3.3.3 快速乘法 127
    3.3.4 RISC-V中的乘法 127
    3.3.5 总结 128
    3.4 除法 128
    3.4.1 除法算法及其硬件实现 128
    3.4.2 有符号除法 131
    3.4.3 快速除法 131
    3.4.4 RISC-V中的除法 132
    3.4.5 总结 132
    3.5 浮点运算 133
    3.5.1 浮点表示 134
    3.5.2 例外和中断 135
    3.5.3 IEEE 754浮点数标准 135
    3.5.4 浮点加法 138
    3.5.5 浮点乘法 141
    3.5.6 RISC-V中的浮点指令 144
    3.5.7  算术 148
    3.5.8 总结 150
    3.6 并行性与计算机算术:子字并行 151
    3.7 实例:x86中的SIMD扩展和 向量扩展 151
    3.8 加速:子字并行和矩阵乘法 153
    3.9 谬误与陷阱 155
    3.10 本章小结 158
    3.11 历史视角和拓展阅读 159
    3.12 练习 159
    第4章 处理器 163
    4.1 引言 163
    4.1.1 一种基本的RISC-V实现 164
    4.1.2 实现概述 164
    4.2 逻辑设计的一般方法 166
    4.3 建立数据通路 169
    4.4 一个简单的实现方案 175
    4.4.1 ALU控制 175
    4.4.2 设计主控制单元 176
    4.4.3 数据通路操作 180
    4.4.4 控制的结束 182
    4.4.5 为什么现在不使用单周期实现 182
    4.5 流水线概述 183
    4.5.1 面向流水线的指令系统设计 187
    4.5.2 流水线冒险 187
    4.5.3 总结 193
    4.6 流水线数据通路和控制 194
    4.6.1 流水线的图形化表示 203
    4.6.2 流水线控制 205
    4.7 数据冒险:前递与停顿 208
    4.8 控制冒险 218
    4.8.1 假设分支不发生 218
    4.8.2 缩短分支延迟 219
    4.8.3 动态分支预测 221
    4.8.4 流水线总结 223
    4.9 例外 223
    4.9.1 RISC-V体系结构中如何处理例外 224
    4.9.2 流水线实现中的例外 225
    4.10 指令间的并行性 228
    4.10.1 推测的概念 229
    4.10.2 静态多发射 230
    4.10.3 动态多发射处理器 234
    4.10.4  流水线和能效 237
    4.11 实例:ARM Cortex-A53和Intel Core i7流水

    ......

    精 彩 页:

    ......

    1
    • 商品详情
    • 内容简介

    售后保障

    最近浏览

    猜你喜欢

    该商品在当前城市正在进行 促销

    注:参加抢购将不再享受其他优惠活动

    x
    您已成功将商品加入收藏夹

    查看我的收藏夹

    确定

    非常抱歉,您前期未参加预订活动,
    无法支付尾款哦!

    关闭

    抱歉,您暂无任性付资格

    此时为正式期SUPER会员专享抢购期,普通会员暂不可抢购