正版新书]现代数字电路设计与实践陆广9787512431140

章现代数字电路设计导论1

1.1硬件平台1

1.2软件平台17

第2章现代数字电路基础22

2.1基本逻辑门和CMOS电路22

2.1.1反相器和CMOS电路

2.1.2基本逻辑单元26

2.2输入和输出30

2.2.1端口I/O标准30

2.2.2逻辑值和噪声容限39

2..漏极开路输出(OD)和集电极开路输出(OC)40

2.2.4端口的上拉和下拉电阻41

.布尔代数45

..1基础知识45

..2德摩根定律48

..异或逻辑48

..4香农扩展50

..5布尔空间50

..积之和与和之积以及非全配逻辑53

..逻辑化简55

2.4习题81

2.5参考文献83

第3章硬件描述语言入门84

3.1数字设计概述84

3.2硬件描述语言87

3.3自上而下和层次化96

3.4数据流—行为—结构化106

3.4.1组合逻辑例一:二选一多路器的数据流描述107

3.4.2组合逻辑例二:二选一多路器的行为描述109

3.4.3组合逻辑例三:二选一多路器的结构化描述112

3.4.4时序逻辑例一:锁存器和触发器的结构化描述115

3.4.5时序逻辑例二:锁存器和触发器的行为描述121

3.5信号延迟125

3.6内部信号128

3.7可定参设计132

3.8数据类型136

3.9代码模型分析147

3.9.1代码模型分析例一:七段数码管驱动电路和Verilog显式建模148

3.9.2代码模型分析例二:七段数码管驱动电路和VHDL显式建模156

3.10顺序框架166

3.11循环框架和循环语句171

3.12验180

3.12.1验的理论和方法180

3.12.2验工具和操作流程181

3.13习题188

3.14参考文献191

第4章有限状态机193

4.1有限状态机理论193

4.2有限状态机中的同步电路背景知识197

4.3有限状态机的编码描述198

4.3.1有限状态机的一段式描述199

4.3.2有限状态机的二段式描述200

4.3.3有限状态机的三段式描述201

4.4状态转移图203

4.5有限状态机设计例子:参数可定制分频器208

4.5.1基于转移观点的FSM_1S编码米利机设计方案209

4.5.2基于状态观点的FSM_1S编码米利机设计方案212

4.5.3基于转移观点的FSM_3S编码米利机设计方案216

4.5.4基于转移观点的FSM_2S编码米利机外置方案220

4.5.5基于状态观点的FSM_2S编码米利机外置方案2

4.5.6基于转移观点的FSM_1S编码米利机外置方案227

4.5.7基于转移观点的FSM_1S编码摩尔机外置方案1

4.6有限状态机设计例子:自动售货机5

4.6.1采用CN_Mealy_EBD方案的设计例子

4.6.2采用CN_Mealy_NBD方案的设计例子241

4.6.3采用CN_Moore_NBD方案的设计例子244

4.6.4采用ON_Mealy_NBD方案的设计例子246

4.6.5采用ON_Moore_NBD方案的设计例子249

4.7多种方案的总结251

4.8状态转移表(键盘去抖电路设计例子)253

4.9算法机和算法流程图259

4.10线序列机265

4.10.1线序列机例子:周期信号发生器269

4.10.2线序列机例子:LPM分频器271

4.10.3线序列机例子:UART接收器273

4.11习题277

4.12参考文献280

第5章同步电路基础281

5.1同步电路的概念281

5.1.1提高速度281

5.1.2避免毛刺284

5.2激励和响应284

5.3同步机制286

5.4同步翻转噪声和功耗287

5.5时钟偏斜和时钟抖动288

5.6同步电路的节点289

5.6.1使用行为语句描述节点290

5.6.2闭节点291

5.6.3开节点292

5.6.4空节点292

5.6.5节点的等效293

5.7同步信号301

5.8同步电路的离散信号分析302

5.8.1原则和概念303

5.8.2应用例子304

5.8.3使用节拍流程图进行节拍分析308

5.8.4单拍矢量的闭节点分析和零拍矢量的开节点分析312

5.8.5节拍间隔控制320

5.8.6使用TPS的设计例子:脉冲宽度调制器335

5.9同步电路的连续信号分析351

5.9.1节点中的电平逻辑与工作速度的关系351

5.9.2节点中的寄存器与工作速度的关系352

5.9.3时序设计概述353

5.9.4约会谜题和静态时序定律355

5.9.5静态时序分析358

5.9.6节点的时钟输出延迟tco358

5.9.7基于节点的短周期与频率360

5.9.8基于节点的建立时间tsu和保持时间th361

5.9.9时序检查362

5.9.10相同时钟域的时序检查363

5.9.11相关时钟域的时序检查381

5.9.12无关时钟域和亚稳定35

5.10使用Timeest的时序检查和时序约束400

5.11流水线设计409

5.11.1流水线的均衡412

5.11.2流水线的设计方法413

5.11.3流水线设计的例子:流水线加法器415

5.12习题419

5.13参考文献422

第6章数字逻辑通信4

6.1基本概念424

6.2流传输426

6.2.1无反制的流式传输427

6.2.2具有反制功能的流式传输(SAB,SFB,SPB)430

6..下游主动反制模式432

6.2.4下游快速反制模式450

6.3主从传输468

6.3.1从机请求等待模式470

6.3.2从机数据完成模式486

6.4习题509

6.5参考文献510

第7章可综合编码511

7.1编写综合友好的代码511

7.2并发语句和顺序语句的可综合512

7.3循环语句的可综合拾3515

7.4行为语句的可综合520

7.5条件语句的可综合5

7.6锁存器和开节点531

7.7状态机的可综合536

7.7.1显式米利状态机设计例子:曼彻斯编器539

7.7.2显式摩尔状态机设计例子:曼彻斯编器542

7.8Verilog的阻塞赋值和非阻塞赋值546

7.9参考文献552

第8章开漏输出和I2C控制器设计实践554

8.1线与驱动和开漏输出554

8.2基于开漏输出和线与的验557

8.3I2C的命令558

8.3.1启动命令558

8.3.2停止命令558

8.3.3读命令558

8.3.4写命令559

8.4具有开漏输出的I2C控制器设计559

8.4.1设计需求559

8.4.2顶层设计(主机驱动器)561

8.4.3顶层架构(含开漏和驱动源)561

8.4.4开漏驱动源设计562

8.4.5开漏驱动源的验571

8.5应用例子573

8.5.1顶层设计573

8.5.2具有开漏驱动源的顶层架构574

8.5.3设计例子中主控制器的状态转移图和验576

第9章精简指令集CPU设计实践578

9.1分段序列机和控制的管理模式578

9.2需求和指令579

9.3顶层设计和顶层架构581

9.4中断设计和系统层次结构582

9.5RISC_SPM的数据通道设计585

9.5.1通用寄存器模块reg_model585

9.5.2存储器模块mem_model586

9.5.3程序指针模块pc_model586

9.5.4多路器模块587

9.5.5算术逻辑单元模块alu_model588

9.5.6零标志寄存器模块z_model589

9.6主控制器设计MFSM589

9.6.1取指周期589

9.6.2运算指令周期591

9.6.3读指令周期593

9.6.4写指令周期595

9.6.5无条件转移指令周期596

9.6.6空操作指令周期5999.6.7零标志转移指令周期599

9.6.8端口输出指令周期600

9.6.9立即数指令周期601

9.6.10中断返回指令周期603

9.6.11中断进入周期604

9.6.12基于PSM的状态转移图605

9.7测试程序一:简单的循环606

9.7.1程序流程框图和数据区606

9.7.2手编机器码表607

9.7.3测试程序TXT文件607

9.7.4测试平台和波形08

9.8测试程序二:流水灯程序609

9.8.1程序流程框图和数据区610

9.8.2手编机器码表610

9.8.3测试程序TXT文件612

9.8.4测试平台和波形13

9.9测试程序三:Fibonacci序列中断614

9.9.1程序流程框图和数据区614

9.9.2手编机器码表614

9.9.3测试程序TXT文件616

9.9.4测试平台和波形16

9.10参考文献618

0章数字扩频通信设计实践619

10.1理解扩频和直接序列扩频620

10.2线反馈移位寄存器的M序列624

10.3汉明码和汉明码编译码器628

10.4二乘法判决和解扩634

10.5串行通信收发器的管理架构636

10.6串行通信的同步637

10.6.1串行通信的比特位同步638

10.6.2帧同步639

10.6.3串行通信的串并转换640

10.7直接扩频收发器的流式管理架构实践641

10.7.1帧格式设计641

10.7.2发送器设计642

10.7.3接收器设计652

10.7.4收发器的ABV验673

10.8参考文献680

1章数字图像中值滤波的设计实践681

11.1概念和方法682

11.2流水线吞吐量684

11.3中值滤波器的架构设计685

11.3.1顶层设计685

11.3.2顶层架构设计686

11.3.3中值算法的硬件实现689

11.3.4中值计算流水线696

11.3.5地址发生器698

11.4节拍分析699

11.4.1地址发生器信号节拍分析701

11.4.2行缓冲器和流水线缓冲器的信号节拍分析701

11.4.3计算阵列信号节拍分析701

11.4.4中值计算信号节拍分析703

11.4.5目标字装配寄存器信号节拍分析703

11.4.6边界设置信号节拍分析704

11.4.7存储器写入信号节拍分析704

11.4.8信号检查705

11.5控制器设计706

11.6中值滤波器的可视化验711

11.6.1中值滤波器的可视化验平台712

11.6.2源图像的Photoshop处理713

11.6.3使用MATLAB的M函数处理718

11.6.4源图像加噪并转换为TXT文件719

11.6.5通过得到硬件处理的目标图像数据文件720

11.6.6显示硬件得到的目标图像721

11.7参考文献725

附录726

附录一英文缩写对照726

附录二电路逻辑符号对照表731

附录三代码模型框图/架构图绘制规则732