正版新书]半导体封装技术[美]刘汉诚(John H. Lau)97871117309

前言章  优选封装11.1  引言11.2  半导体的应用11.3  系统技术的驱动力11.3.1  AI 11.3.2  5G 21.4  优选封装概述31.4.1  优选封装种类31.4.2  优选封装层级31.5  2D扇出型（先上晶）IC集成51.6  2D倒装芯片IC集成51.7  PoP、SiP和异质集成61.8  2D扇出型（后上晶）IC集成81.9  2.1D倒装芯片IC集成81.10  含互连桥的2.1D倒装芯片IC集成91.11  含互连桥的2.1D扇出型IC集成91.12  .D扇出型（先上晶）IC集成101.13  .D倒装芯片IC集成101.14  .D扇出型（后上晶）IC集成111.15  2.5D（C4凸点）IC集成121.16  2.5D（C2凸点）IC集成121.17  微凸点3D IC集成131.18  微凸点芯粒3D IC集成141.19  无凸点3D IC集成141.20  无凸点芯粒3D IC集成151.21  总结和建议15参考文献16第2章  系统级封装222.1  引言222.2  片上系统22.  SiP概述2.4  SiP的使用目的2.5  SiP的实际应用2.  SiP举例242.7  SMT252.7.1  PCB262.7.2  SMD282.7.3  焊膏292.7.4  模板印刷焊膏和自动光学检测302.7.5  SMD的拾取和放置322.7.6  对PCB上的SMD的AOI332.7.7  SMT焊料回流332.7.8  缺陷的AOI和X线检测342.7.9  返修352.7.10  总结和建议362.8  倒装芯片技术362.8.1  基于模板印刷的晶圆凸点成型技术372.8.2  C4晶圆凸点成型技术382.8.3  C2晶圆凸点成型技术402.8.4  倒装芯片组装——C4/C2凸点批量回流（CUF）402.8.5  底部填充提升可靠422.8.6  倒装芯片组装——C4/C2凸点的小压力热压键合（CUF）442.8.7  倒装芯片组装——C2凸点的大压力热压键合（NCP）452.8.8  倒装芯片组装——C2凸点的大压力热压键合（NCF）452.8.9  一种优选的倒装芯片组装——C2凸点液相接触热压键合472.8.10  总结和建议53参考文献54第3章  扇入型晶圆级/板级芯片尺寸封装633.1  引言633.2  扇入型晶圆级芯片尺寸封装（WLCSP）653.2.1  封装结构653.2.2  WLCSP的关键工艺步骤673..  WLCSP在PCB上的组装683.2.4  WLCSP在PCB上组装的热83.2.5  总结和建议743.3  扇入型板级芯片尺寸封装（PLCSP）753.3.1  测试芯片753.3.2  测试封装体763.3.3  PLCSP工艺流程773.3.4  PLCSP的PCB组装833.3.5  PLCSP PCB组装的跌落试验843.3.6  PLCSP PCB组装的热循环试验863.3.7  PLCSP PCB组装的热循环9..8  总结和建议953.4  6面模塑晶圆级芯片尺寸封装963.4.1  星科金朋的eWLCSP973.4.2  联合科技的WLCSP973.4.3  矽品科技的mWLCSP973.4.4  华天科技的WLCSP993.4.5  矽品科技和联发科的mWLCSP993.4.6  总结和建议10.5  6面模塑板级芯片尺寸封装10.5.1  6面模塑PLCSP的结构10.5.2  晶圆正面切割和EMC模塑1043.5.3  背面减薄和晶圆背面模塑1043.5.4  等离子体刻蚀和划片1063.5.5  测试的PCB1063.5.6  6面模塑PLCSP在PCB上的SMT组装1063.5.7  6面模塑PLCSP的热循环试验1083.5.8  6面模塑PLCSP的PCB组装热循环1113.5.9  总结和建议115参考文献115第4章  扇出型晶圆级/板级封装1244.1  引言1244.2  扇出型（先上晶且面朝下）晶圆级封装（FOWLP）1254.2.1  测试芯片1254.2.2  测试封装体1264..  传统的先上晶（面朝下）晶圆级工艺1274.2.4  异质集成封装的新工艺1284.2.5  干膜EMC层压1284.2.6  临时键合另一块玻璃支撑片1284.2.7  再布线层1304.2.8  焊球植球1314.2.9  键合1314.2.10  PCB组44.2.11  异质集成的可靠（跌落试验）1354.2.12  总结和建议1374.3  扇出型（先上晶且面朝下）板级封装（FOPLP）1374.3.1  测试封装体的异质集成1384.3.2  一种新的Uni-SIP工艺1404.3.3  ECM面板的干膜层压1404.3.4  Uni-SIP结构的层压1414.3.5  新ABF的层压、激光钻孔、去胶渣1414.3.6  激光直写图形和PCB镀铜1444.3.7  总结和建议1454.4  扇出型（先上晶且面朝上）晶圆级封装1464.4.1  测试芯片1464.4.2  工艺流程1464.5  扇出型（先上晶且面朝上）板级封装1484.5.1  封装结构1484.5.2  工艺流程1484.6  扇出型（后上晶或先RDL）晶圆级封装1504.6.1  IME的先RDL FOWLP1514.6.2  测试结构1514.6.3  先RDL关键工艺步骤1524.6.4  先RDL FOWLP的PCB组装1544.7  扇出型（后上晶或先RDL）板级封装1544.7.1  测试芯片1544.7.2  测试封装体1544.7.3  异质集成用先RDL板级封装1574.7.4  RDL基板的制作1574.7.5  晶圆凸点成型1604.7.6  芯片-基板键合1604.7.7  底部填充和EMC模塑1624.7.8  面板/条带转移1634.7.9  阻焊层开窗和表面处理1634.7.10  植球、解键合和条带切割1634.7.11  先RDL板级封装的PCB组装1654.7.12  跌落试验结果和失效分析1654.7.13  热循环试验结果和失效分析1694.7.14  热循环144.7.15  总结和建议1754.8  Mini-LED RGB显示器的扇出型板级封装1764.8.1  测试mini-LED1774.8.2  测试mini-LED RGB显示器的SMD封装1784.8.3  RDL和mini-LED RGB SMD制造1794.8.4  PCB组装1824.8.5  跌落试验1854.8.6  热循环18.8.7  总结和建议191参考文献191第5章  2D、2.1D和.D IC集成2005.1  引言2005.2  2D IC集成——引线键合2005.3  2D IC集成——倒装芯片2015.4  2D IC集成——引线键合和倒装芯片2015.5  RDL2025.5.1  有机RDL2025.5.2  无机RDL2025.5.3  混合RDL2025.6  2D IC集成——扇出型（先上晶）2035.6.1  HTC的Desire 606W2035.6.2  4颗芯片异质集成2035.7  2D IC集成——扇出型（后上晶）2055.7.1  IME的后上晶扇出型封装2055.7.2  Amkor的SWIFT2065.7.3  Amkor的SLIM2075.7.4  矽品科技的混合RDL扇出2085.7.5  欣兴的扇出型后上晶工艺2095.8  2.1D IC集成2105.8.1  Shinko的i-THOP2105.8.2  日立的2.1D有机转接板2125.8.3  日月光的2.1D有机转接板2125.8.4  矽品科技的2.1D有机转接板2135.8.5  长电科技的uFOS2155.8.6  英特尔的EMIB2165.8.7  应用材料的互连桥2175.8.8  台积电的LSI2175.9  .D IC集成2175.10  采用SAP/PCB法的.D IC集成2185.10.1  Shinko的无芯板有机转接板2185.10.2  思科的有机转接板2195.11  采用扇出型（先上晶）技术的.D IC集成2205.11.1  星科金朋的.D eWLB2205.11.2  联发科的扇出型（先上晶）技术2225.11.3  日月光的FOCoS（先上晶）25.11.4  台积电的InFO_oS和InFO_MS2245.12  采用扇出型（后上晶）技术的.D IC集成2255.12.1  矽品科技的NTI2255.12.2  三星的无硅RDL转接板2255.1.  日月光的FOCoS（后上晶）2285.12.4  台积电的多层RDL转接板2295.12.5  Shinko的.D有机转接板2295.12.6  欣兴的.D RDL转接板25.13  总结和建议247参考文献247第6章  2.5D IC集成2516.1  引言2516.2  Leti的SoW技术（2.5D IC集成技术的起源）2516.3  IME的2.5D IC集成技术2526.3.1  2.5D IC集成的三维非线局部及全局分析2526.3.2  用于电气和流体互连的2.5D IC集成技术2546.3.3  双面堆叠无源TSV转接板2566.3.4  作为应力（可靠）缓冲的TSV转接板2576.4  中国香港科技大学双面集成芯片的TSV转接板技术2586.5  中国台湾“工业技术研究院”的2.5D IC集成2596.5.1  双面集成芯片TSV转接板的热管理2596.5.2  应用于LED含嵌入式流体微通道的TSV转接板2606.5.3  集成有片上系统和存储立方的TSV转接板2626.5.4  半嵌入式TSV转接板2636.5.5  双面粘接芯片的TSV转接板2646.5.6  双面集成芯片的TSV转接板2666.5.7  TSH转接板2686.6  台积电的CoWoS技术2706.7  赛灵思/台积电的2.5D IC集成2706.8  Altera/台积电的2.5D IC集成2736.9  AMD/联电的2.5D IC集成2736.10  英伟达/台积电的2.5D IC集成2746.11  台积电CoWoS路线图2756.12  2.5D IC集成的近期进展2766.12.1  台积电的集成有深槽电容CoWoS2766.12.2  IME 2.5D IC集成的非破坏失效定位方法2776.1.  Fraunhofer的光电转接板2776.12.4  Dai Nippon/AGC的玻璃转接板2786.12.5  富士通的多层玻璃转接板2806.13  总结和建议280参考文献281第7章  3D IC集成和3D IC封装2877.1  引言2877.2  3D IC封装2877.2.1  3D IC封装——引线键合式存储芯片堆叠2877.2.2  3D IC封装——面对面键合后引线键合到基板2917..  3D IC封装——背对背键合后引线键合到基板2927.2.4  3D IC封装——面对面键合后通过凸点/焊球到基板上2937.2.5  3D IC封装——面对背2967.2.6  3D IC封装——SiP中的埋入式芯片（面对面）2967.2.7  3D IC封装——采用倒装芯片技术的PoP2987.2.8  3D IC封装——采用扇出技术的PoP3007.2.9  总结和建议3037.3  3D IC集成3037.3.1  3D IC集成——HBM标准3037.3.2  3D IC集成——HBM组装3057.3.3  3D IC集成——采用TSV的芯片堆叠3077.3.4  3D IC集成——采用TSV的无凸点混合键合芯片堆叠3117.3.5  3D IC集成——无TSV的无凸点混合键合芯片堆叠3137.3.6  总结和建议313参考文献314第8章  混合键合3198.1  引言3198.2  Cu-Cu TCB3198.2.1  Cu-Cu TCB的一些基本原理3198.2.2  IBM/RPI的Cu-Cu TCB3218.3  室温Cu-Cu TCB3218.3.1  室温Cu-Cu TCB的一些基本原理3218.3.2  NIMS/AIST/东芝/东京大学的室温Cu-Cu TCB3228.4  SiO2-SiO2 TCB3228.4.1  SiO2-SiO2 TCB的一些基本原理3228.4.2  麻省理工学院的SiO2-SiO2 TCB3248.4.3  Leti/ 飞思卡尔/意法半导体的SiO2-SiO2 TCB3258.5  低温DBI3268.5.1  低温DBI的一些基本原理3268.5.2  有TSV的索尼CMOS图像传感器3288.5.3  无TSV（混合键合）的索尼CMOS图像传感器3298.6  低温混合键合的近期发展3328.6.1  IME混合键合的热机械能3328.6.2  台积电的混合键合3358.6.3  IMEC的混合键合3388.6.4  格罗方德的混合键合3398.6.5  三菱的混合键合3408.6.6  Leti的混合键合3418.6.7  英特尔的混合键合3438.7  总结和建议343参考文献344第9章  芯粒异质集成3479.1  引言3479.2  DARPA在芯粒异质集成方面的工作3479.3  SoC（片上系统）3489.4  芯粒异质集成3499.5  芯粒异质集成的优缺点3509.6  应用于芯粒异质集成的优选封装3519.6.1  有机基板上的2D芯粒异质集成3519.6.2  有机基板上的2.1D芯粒异质集成3529.6.3  有机基板上的.D芯粒异质集成3539.6.4  硅基板（无源TSV转接板）上的2.5D芯粒异质集成3549.6.5  硅基板（有源TSV转接板）上的3D芯粒异质集成3559.6.6  带互连桥的有机基板上的芯粒异质集成3569.6.7  PoP芯粒异质集成3579.6.8  扇出型RDL基板上的芯粒异质集成3589.7  AMD的芯粒异质集成3599.8  英特尔的芯粒异质集成3629.9  台积电的芯粒异质集成3649.10  总结和建议367参考文献3670章  低损耗介电材料37110.1  引言37110.2  为什么需要低Dk和Df的介电材料37210.3  为什么需要低热膨胀系数的介电材料37210.4  NAMICS材料的Dk和Df37210.5  Arakawa材料的Dk和Df37510.6  杜邦材料的Dk和Df37610.7  日立/杜邦微系统材料的Dk和Df37710.8  JSR材料的Dk和Df37810.9  Toray材料的Dk和Df38110.10  富士通材料的Dk和Df38110.11  Kayaku材料的Dk和Df38210.12  三菱材料的Dk和Df38510.13  TAITO INK材料的Dk和Df38610.14  浙江大学材料的Dk和Df38810.15  总结和建议389参考文献3911章  优选封装未来趋势39211.1  引言39211.2  COV-19对半导体产业的影响39211.3  COV-19对晶圆代工行业的影响39311.4  COV-19对半导体客户的影响39311.5  COV-19对封测行业的影响39411.6  驱动端、半导体和优选封装39511.7  优选封装的组装工艺39711.7.1  引线键合39811.7.2  SMT39911.7.3  倒装芯片技术的晶圆凸点成型40011.7.4  有机基板上的倒装芯片技术40011.7.5  CoC、CoW和WoW TCB以及混合键合40111.8  扇出型先上晶（芯片面朝上）、先上晶（芯片面朝下）以及后上晶技术40211.9  互连桥与TSV转接板40511.10  SoC与芯粒40711.11  高速/高频器件对材料的需求41011.12  总结和建议411参考文献412

1.作者刘汉诚博士是Unimicron公司CEO、IEEE/ASME/IMAPS会士，在半导体封装领域拥有40多年的研发和制造经验。2.内容源自工程实践，涵盖各种优选封装技术，是解决优选封装问题的实用指南。3.采用彩色印刷，包含550多张彩色图片，图片清晰、精美，易于阅读理解。