返回首页
苏宁会员
购物车 0
易付宝
手机苏宁

服务体验

店铺评分与同行业相比

用户评价:----

物流时效:----

售后服务:----

  • 服务承诺: 正品保障
  • 公司名称:
  • 所 在 地:
本店所有商品

  • 全新正版AI加速器架构设计与实现9787111729518机械工业出版社
    • 作者: 甄建勇,王路业著著 | 甄建勇,王路业著编 | 甄建勇,王路业著译 | 甄建勇,王路业著绘
    • 出版社: 机械工业出版社
    • 出版时间:2023-06
    送至
  • 由""直接销售和发货,并提供售后服务
  • 加入购物车 购买电子书
    服务

    看了又看

    商品预定流程:

    查看大图
    /
    ×

    苏宁商家

    商家:
    如梦图书专营店
    联系:
    • 商品

    • 服务

    • 物流

    搜索店内商品

    商品参数
    • 作者: 甄建勇,王路业著著| 甄建勇,王路业著编| 甄建勇,王路业著译| 甄建勇,王路业著绘
    • 出版社:机械工业出版社
    • 出版时间:2023-06
    • 版次:1
    • 印次:1
    • 页数:220
    • 开本:32开
    • ISBN:9787111729518
    • 版权提供:机械工业出版社
    • 作者:甄建勇,王路业著
    • 著:甄建勇,王路业著
    • 装帧:平装
    • 印次:1
    • 定价:99.00
    • ISBN:9787111729518
    • 出版社:机械工业出版社
    • 开本:32开
    • 印刷时间:暂无
    • 语种:暂无
    • 出版时间:2023-06
    • 页数:220
    • 外部编号:12967761
    • 版次:1
    • 成品尺寸:暂无

    CONTENTS目    录前言章  卷积神经网络  11.1  神经网络的结构  21.2  GCN  41.3  网络的基本块  71.4  网络的算子  171.5  网络参数量与运算量  291.6  加速器编程模型  311.7  硬件加速器架构分类  33第2章  运算子系统的设计  352.1  数据流设计  352.2  算力与带宽  382.2.1  算力与输入带宽  382.2.2  算力与输出带宽  41.  卷积乘法阵列  43..1  Conv算法详解  43..2  NVDLA的乘法阵列  47..  TPU的乘法阵列  59..4  GPU的乘法阵列  66..5  华为DaVinci的乘法阵列  742.4  卷积运算顺序的选择  802.5  池化模块的设计  81第3章  存储子系统的设计  863.1  存储子系统概述  863.1.1  存储子系统的组成  863.1.2  内部缓存的设计  893.2  数据格式的定义  973.2.1  特征图的格式  983.2.2  权重的格式  100第4章  架构优化技术  1064.1  运算精度的选择  1064.1.1  dynamic fixed point类型  1094.1.2  bflat6类型  1104.2  硬件资源的复用  1114.2.1  FC  1124.2.2  de-Conv  1154..  dilate Conv  14.2.4  group Conv  14.2.5  3D Conv  1274.2.6  TC Conv  1304.2.7  3D Pool  1324.2.8  Up Sample Pooling  1364.2.9  多个加速器的级联  1364.3  Winograd算法和FFT算法  1384.3.1  Winograd算法解析  1384.3.2  FFT算法解析  1484.4  除法变乘法  1504.5  LUT的使用  1504.6  宏块并行技术  1554.7  减少软件配置时间  1564.8  软件优化技术  1574.9  一些激进的优化技术  158第5章  安全与防护  1605.1  安全技术  1605.2  安全评估  1625.3  防护  163第6章  神经网络加速器的实现  1656.1  乘法器的设计  1656.1.1  整型乘法器的设计  1666.1.2  浮点运算器的设计  1716.2  数字电路常见基本块的设计  1846.3  时序优化  2036.4  低功耗设计  207第7章  盘点与展望  2117.1  AI加速器盘点  2117.2  Training加速器  2117.3  展望  218后记  220

    这是一本讲解NPU硬件架构设计与技术实现的著作。作者将自己在CPU、GPU和NPU领域15年的软硬件工作经验融会贯通,将四代NPU架构设计经验融为一体,将端侧和云侧NPU架构合二为一,总结并提炼出本书内容。本书主要讨论神经网络硬件层面,尤其是芯片设计层面的内容,主要包含神经网络的分析、神经网络加速器的设计以及具体实现技术。通过阅读本书,读者可以深入了解主流的神经网络结构,掌握如何从零开始设计一个能用、好用的产品级加速器。通过阅读本书,你将:?透彻理解与深度学习相关的机器学习算法及其实现?学会主流图像处理领域神经网络的结构?掌握加速器运算子系统和存储子系统的设计?摸清加速器设计中遇到的具体问题及其解决方法?了解NPU架构需要考虑的控制通路和数据通路

    (1)作者背景:作者是地平线的BPU首席架构师,英伟达的前高级架构师。(2)作者经验丰富:作者在CPU、GPU和NPU等3大领域积累了15年的工作经验,是多款CPU、NPU、GPU的核心架构师,参与了Xburst、NVDLA、TensorCore的架构设计工作。(3)NPU架构与设计指南:详细讲解NPU的算法以及硬件加速器的架构设计与实现过程,教读者从零开始设计NPU。(4)图文并茂、化繁为简:一图胜千言,用100余幅图片将复杂的逻辑、算法、表述等直观地呈现出来,化繁为简,降低学习难度。(5)全彩印刷:为了便于读者理解加速器的原理、架构与实现过程,本书采用了全彩印刷。

    售后保障

    最近浏览

    猜你喜欢

    该商品在当前城市正在进行 促销

    注:参加抢购将不再享受其他优惠活动

    x
    您已成功将商品加入收藏夹

    查看我的收藏夹

    确定

    非常抱歉,您前期未参加预订活动,
    无法支付尾款哦!

    关闭

    抱歉,您暂无任性付资格

    此时为正式期SUPER会员专享抢购期,普通会员暂不可抢购