加载中...
扫一扫
下载苏宁易购APP
关注苏宁推客公众号
自购省钱·分享赚钱
下载苏宁金融APP
关注苏宁易购服务号
用户评价:----
物流时效:----
售后服务:----
实名认证领苏宁支付券立即领取 >
¥
提前抢
SUPER会员专享
由于此商品库存有限,请在下单后15分钟之内支付完成,手慢无哦!
欢迎光临本店铺
点我可查看更多商品哦~
100%刮中券,最高50元无敌券,券有效期7天
亲,今日还有0次刮奖机会
我的云钻:0
您的云钻暂时不足,攒足云钻再来刮
恭喜获得1张券!
今天的机会已经全部用完了,请明天再来
恭喜刮出两张券,请选择一张领取
活动自2017年6月2日上线,敬请关注云钻刮券活动规则更新。
如活动受政府机关指令需要停止举办的,或活动遭受严重网络攻击需暂停举办的,或者系统故障导致的其它意外问题,苏宁无需为此承担赔偿或者进行补偿。
Verilog HDL与CPLD/FPGA项目开发教程 聂章龙,张静 主编 著 大中专 文轩网
¥ ×1
商品
服务
物流
https://product.suning.com/0070067633/11555288247.html
Verilog HDL与CPLD/FPGA项目开发教程
无
本书以Altera公司的MAXII系列EPM1270T144C5N为蓝本阐述了基于CPLD/FPGA的数字系统设计方法,重点放在工程实践能力和VerilogHDL硬件描述语言的编程开发能力方面,在教材的内容选取、编写和组织等方面都与传统的教材有着较大的区别,本书按照基于工作过程的以“项目”为载体的教学模式的思路进行编写,“项目”的选取以直观、生动、有趣、实用为原则,并遵循有易到难、有简单到综合的学习规律。共分4章,章主要介绍CPLD/FPGA系统开发的基础知识,第2章介绍VerilogHDL硬件描述语言编程基础,第3章是以12个单元项目为载体来介绍组合逻辑电路设计、时序逻辑电路设计和数字系统设计(如键盘、数码管、液晶、点阵屏、音乐、串行通信等外围接口的驱动);第4章以电子时钟、交通信号灯2个综合项目为载体,介绍用VerilogHDL硬件描述语言进行综合项目开发的一般方法和流程,第5章以“多null
抢购价:¥ 38.00
易购价:¥ 38.00
注:参加抢购将不再享受其他优惠活动
亲,很抱歉,您购买的宝贝销售异常火爆,让小苏措手不及,请稍后再试~
验证码错误
看不清楚?换一张
确定关闭
亲,大宗购物请点击企业用户渠道>小苏的服务会更贴心!
亲,很抱歉,您购买的宝贝销售异常火爆让小苏措手不及,请稍后再试~
查看我的收藏夹
非常抱歉,您前期未参加预订活动,无法支付尾款哦!
关闭
抱歉,您暂无任性付资格
继续等待
0小时0分
立即开通
SUPER会员