返回首页
苏宁会员
购物车 0
易付宝
手机苏宁

服务体验

店铺评分与同行业相比

用户评价:----

物流时效:----

售后服务:----

  • 服务承诺: 正品保障
  • 公司名称:
  • 所 在 地:
本店所有商品

  • 醉染图书FPGA数字系统设计9787302536710
  • 正版全新
    • 作者: 薛一鸣,文娟著 | 薛一鸣,文娟编 | 薛一鸣,文娟译 | 薛一鸣,文娟绘
    • 出版社: 清华大学出版社
    • 出版时间:2019-11-01
    送至
  • 由""直接销售和发货,并提供售后服务
  • 加入购物车 购买电子书
    服务

    看了又看

    商品预定流程:

    查看大图
    /
    ×

    苏宁商家

    商家:
    醉染图书旗舰店
    联系:
    • 商品

    • 服务

    • 物流

    搜索店内商品

    商品分类

    商品参数
    • 作者: 薛一鸣,文娟著| 薛一鸣,文娟编| 薛一鸣,文娟译| 薛一鸣,文娟绘
    • 出版社:清华大学出版社
    • 出版时间:2019-11-01
    • 版次:1
    • 印次:1
    • 字数:475000
    • 页数:298
    • 开本:16开
    • ISBN:9787302536710
    • 版权提供:清华大学出版社
    • 作者:薛一鸣,文娟
    • 著:薛一鸣,文娟
    • 装帧:平装
    • 印次:1
    • 定价:59.00
    • ISBN:9787302536710
    • 出版社:清华大学出版社
    • 开本:16开
    • 印刷时间:暂无
    • 语种:暂无
    • 出版时间:2019-11-01
    • 页数:298
    • 外部编号:1202005575
    • 版次:1
    • 成品尺寸:暂无

    基础篇
    章 可编程逻辑器件基础
    1.1 可编程逻辑器件概述
    1.2 CPLD的原理与结构
    1.2.1 乘积项的工作原理
    1.2.2 CPLD的一般结构
    1.3 FPGA的原理与结构
    1.3.1 查找表的基本原理
    1.3.2 FPGA的结构
    第2章 Verilog HDL语言基础
    2.1 硬件描述语言概述
    2.2 verilog HDL模块的结构
    . verilog HDL语言要素
    ..1 标识符与关键词
    ..2 注释
    .. 四值逻辑
    ..4 常量及其表示
    ..5 数据类型
    2.4 表达式和运算符
    2.4.1 连接与复制操作符
    2.4.2 符号运算符
    2.4.3 算术运算符
    2.4.4 关系运算符
    2.4.5 逻辑运算符
    2.4.6 全等比较运算符
    2.4.7 按位运算符
    2.4.8 归约运算符
    2.4.9 移位操作符
    2.4.10 条件运算符
    2.4.11 优先级说明
    2.5 Verilog HDL的行为建模
    2.5.1 行为描述的结构
    2.5.2 过程结构
    2.5.3 时序控制
    2.5.4 赋值语句
    2.5.5 条件与控制语句
    2.5.6 任务与函数结构
    2.5.7 可综合与不可综合
    2.6 Verilog HDL的结构化建模
    2.6.1 内置的基本门及其例化
    2.6.2 模块实例化
    2.6.3 层次化设计
    2.7 系统任务和系统函数
    2.7.1 显示任务
    2.7.2 文件输入/输出任务
    2.7.3 从文件中读取数据任务
    2.7.4 控制任务
    2.7.5 时间函数
    2.8 编译指令
    2.9 验平台搭建
    2.9.1 验平台结构
    2.9.2 待验设计
    2.9.3 时钟生成器
    2.9.4 激励发生器(Stimulator)
    2.9.5 比较器(Checker)
    2.9.6 验平台完整实例
    第3章 数字逻辑HDL描述
    3.1 组合逻辑电路设计举例
    3.1.1 比较器
    3.1.2 编码器
    3.1.3 译码器
    3.1.4 简单的ALU电路
    3.2 时序逻辑电路设计举例
    3.2.1 D触发器
    3.2.2 移位寄存器
    3.. 器
    3.2.4 分频电路
    3.3 有限状态机设计
    第4章 基于Vivado的FPGA开发流程
    4.1 FPGA基本开发流程
    4.2 设计规划
    4.2.1 规划的内容及意义
    4.2.2 设计规划实例
    4.3 设计输入
    4.3.1 设计输入方式
    4.3.2 设计实例
    4.4 功能
    4.4.1 功能的目的
    4.4.2 功能的原理
    4.4.3 编写测试验程序
    4.4.4 功能实例
    4.5 综合
    4.5.1 综合的目的
    4.5.2 综合的原理
    4.5.3 综合实例
    4.6 实现
    4.6.1 实现的目的
    4.6.2 实现的原理
    4.6.3 实现实例
    4.7 时序
    4.7.1 时序的目的
    4.7.2 时序的原理
    4.7.3 实例
    4.8 FPGA调试
    4.8.1 FPGA逻辑分析仪
    4.8.2 使用流程
    4.8.3 调试实例
    第5章 FPGA基础实验
    5.1 预备实验
    5.1.1 实验设备
    5.1.2 功能要求
    5.1.3 设计分析
    5.1.4 逻辑设计
    5.1.5 实现流程
    5.1.6 拓展任务
    5.2 信号采集
    5.2.1 实验设备
    5.2.2 功能要求
    5.. 设计分析
    5.2.4 逻辑设计
    5.2.5 实现流程
    5.2.6 拓展任务
    5.3 信号传输
    5.3.1 实验设备
    5.3.2 功能要求
    5.3.3 设计分析
    5.3.4 逻辑设计
    5.3.5 实现流程
    5.3.6 拓展任务
    5.4 信号处理
    5.4.1 实验设备
    5.4.2 功能要求
    5.4.3 设计分析
    5.4.4 逻辑设计
    5.4.5 结果
    5.4.6 实现流程
    5.4.7 拓展任务
    5.5 信号输出(执行)
    5.5.1 实验设备
    5.5.2 功能要求
    5.5.3 设计分析
    5.5.4 逻辑设计
    5.5.5 实现流程
    5.5.6 拓展任务
    提高篇
    第6章 FPGA不错设计举例
    6.1 FPGA编码技巧
    6.2 流水线设计
    6.2.1 流水线技术的原理
    6.2.2 流水线设计及实现思路
    6.. 流水线设计实例
    6.3 FIR滤波器设计
    6.3.1 FIR滤波器的数学原理
    6.3.2 基于FPGA的FIR滤波器设计及实现思路
    6.3.3 FIR滤波器的FPGA实现结构
    6.3.4 FIR设计实例
    6.4 SPI接口设计
    6.4.1 SPI接口原理
    6.4.2 SPI接口的设计及实现思路
    6.4.3 SPI接口设计实例
    6.5 异步FlF0设计
    6.5.1 异步FIFO的工作原理
    6.5.2 异步FIF0设计及实现思路
    6.5.3 异步FIF0设计实例
    第7章 FPGA的时序约束与时序分析
    7.1 静态时序分析
    7.2 DFF时序参数
    7.3 时序分析与时序约束
    7.3.1 时序分析模型
    7.3.2 寄存器与寄存器间时序约束
    7.3.3 输入接口时序约束
    7.3.4 输出接口时序约束
    7.4 时序分析举例
    7.4.1 约束文件(xdc、sdc)
    7.4.2 约束检查(check_timing)
    7.4.3 时序分析
    第8章 zynq SOC嵌入式系统设计
    8.1 Zynq结构
    8.1.1 Zynq结构概述
    8.1.2 APU
    8.1.3 PL
    8.1.4 片上外设
    8.2 系统互连
    8.2.1 AXI4总线协议
    8.2.2 Zynq内部互连
    8.3 基于Zynq平台的嵌入式系统设计
    8.3.1 基于Zynq平台的嵌入式系统开发流程
    8.3.2 系统设计输入
    8.3.3 HLS设计
    8.3.4 IP集成
    8.3.5 软件设计
    8.4 Zynq设计举例
    8.4.1 IP集成设计
    8.4.2 软件开发
    8.4.3 运行效果
    第9章 基于zynq的AI应用――CNN手写数字识别系统
    9.1 算法分析
    9.1.1 手写识别算法分析
    9.1.2 CNN算法简介
    9.1.3 Lenet5网络结构
    9.2 系统架构
    9.3 卷积加速核设计
    9.4 硬件架构设计
    9.5 软件架构设计
    9.6 系统能分析
    9.6.1 功耗评估
    9.6.2 器件资源利用率
    9.6.3 时序约束
    9.6.4 加速能
    0章 FPGA综合实验
    10.1 语音处理系统的FPGA实现
    10.1.1 实验设备
    10.1.2 功能要求
    10.1.3 设计分析
    10.1.4 逻辑设计
    10.1.5 结果
    10.1.6 实现流程
    10.1.7 拓展任务
    10.2 数字示波器的FPGA实现
    10.2.1 实验设备
    10.2.2 :r叻能要求
    10.. 设计分析
    10.2.4 逻辑设计
    10.2.5 结果
    10.2.6 实现流程
    10.2.7 拓展任务
    10.3 基于Zynq的CNN手写数字识别系统实现
    10.3.1 实验设备
    10.3.2 功能要求
    10.3.3 设计分析
    10.3.4 实现步骤
    10.3.5 实验效果
    10.3.6 拓展任务
    附录A Basys3开发板
    附录B ZYBO开发板
    参考文献

    售后保障

    最近浏览

    猜你喜欢

    该商品在当前城市正在进行 促销

    注:参加抢购将不再享受其他优惠活动

    x
    您已成功将商品加入收藏夹

    查看我的收藏夹

    确定

    非常抱歉,您前期未参加预订活动,
    无法支付尾款哦!

    关闭

    抱歉,您暂无任性付资格

    此时为正式期SUPER会员专享抢购期,普通会员暂不可抢购