由于此商品库存有限,请在下单后15分钟之内支付完成,手慢无哦!
100%刮中券,最高50元无敌券,券有效期7天
活动自2017年6月2日上线,敬请关注云钻刮券活动规则更新。
如活动受政府机关指令需要停止举办的,或活动遭受严重网络攻击需暂停举办的,或者系统故障导致的其它意外问题,苏宁无需为此承担赔偿或者进行补偿。
醉染图书32位微机原理及接口技术9787560645858
¥ ×1
章 微型计算机基础
1.1 微型计算机的发展及分类
1.2 微型计算机的体系结构及能指标
1.2.1 微型计算机的硬件系统
1.2.2 微型计算机的软件系统
1.. 微型计算机中指令执行的基本流程
1.2.4 微型计算机的技术指标
1.3 计算机中的数据信息
1.3.1 计算机中的数制
1.3.2 不同数制之间的转换
1.3.3 计算机中定点数的格式
1.3.4 计算机中实数的表示
1.3.5 计算机中的编码
习题
第2章 微处理器
2.1 微处理器的编程结构
2.1.1 微处理器的程序设计模型
2.112 微处理器的工作模式
2.1.3 实地址模式下的存储器分段寻址
2.2 Inte18086微处理器
2.2.18086CPU的内部结构
2.2.28086的引脚信号和功能
. Inte180X86及Pentium系列微处理器
..1 Inte180X86系列微处理器
..2 Pentium微处理器
.. Pentiure系列微处理器
习题
第3章 指令系统
3.1 概述
3.1.1 指令的格式
3.1.2 指令的编码格式
3.2 寻址方式
3.2.1 指令的寻址方式
3.2.2 操作数的寻址方式
3.3 8086指令系统
3.3.1 数据传送指令
3.3.2 算术运算指令
3.3.3 逻辑运算与移位类指令
3.3.4 串操作指令
3.3.5 控制转移指令
3.3.6 处理器控制指令
习题
第4章 汇编语言程序设计
4.1 概述
4.1.1 计算机语言的分类
4.1.2 汇编语言程序的格式
4.2 汇编语言的程序格式及汇编语句的分类与格式
4.2.1 汇编语言的程序格式
4.2.2 汇编语句的分类与格式
4.3 伪指令
4.3.1 处理器定义伪指令
4.3.2 模式定义伪指令
4.3.3 段定义伪指令
4.3.4 数据定义伪指令
4.3.5 符号定义伪指令
4.3.6 过程定义伪指令
4.3.7 程序器与定位伪指令
4.3.8 模块定义与结束伪指令
4.4 宏指令
4.5 汇编语言程序设计
4.5.1 顺序结构程序设计
4.5.2 分支结构程序设计
4.5.3 循环程序设计
4.5.4 过程设计与调用
4.6 DOS和BISO系统功能调用
4.6.1 DOS系统功能调用
4.6.2 BIOS系统功能调用
4.7 汇编语言与C语言混合编程
4.7.1 嵌入汇编
4.7.2 C语言调用汇编子程序
习题
第5章 存储器
5.1 存储器概述
5.1.1 存储器的层次化结构
5.1.2 半导体存储器的引脚定义
5.1.3 主存储器的能指标
5.2 半导体存储器
5.2.1 半导体随机读写存储器RAM
5.2.2 高集成度sDRAM
5.. 半导体只读存储器ROM
5.3 半导体存储器接口
5.3.1 存储器与CPU的连接
5.3.2 存储芯片的扩展
5.3.3 存储器的地址译码
5.3.4 8086的存储器组织
5.3.5 动态RAM的连接
5.4 32位微型计算机存储技术
5.4.1 32位微型计算机的存储器接口
5.4.2 高速缓冲存储器Cache
5.4.3 虚拟存储器
习题
第6章 微型计算机接口与总线技术
6.1 输入/输出接口概述
6.1.1 I/O接口的基本功能
6.1.2 I/O接口的基本结构
6.1.3 I/O端口的编址方式
6.1.4 I/O端口的地址译码
6.1.5 I/O指令
6.2 I/O接口的数据传送方式
6.2.1 无条件传送方式
6.2.2 查询式传送方式
6.. 中断式传送方式
6.2.4 直接存储器存取(DMA)方式
6.3 微型计算机总线概念
6.3.1 总线的定义
6.3.2 总线特及能指标
6.3.3 总线的分类
6.3.4 总线的结构
6.3.5 层次化的PC总线结构及总线桥
6.4 微型计算机总线的时序
6.4.1 总线操作相关概念
6.4.2 存储器写操作时序
6.4.3 存储器读总线周期
6.5 微型计算机的总线标准及总线
6.5.1 ISA总线
6.5.2 EISA总线
6.5.3 PCI总线
6.5.4 PCIExpress总线
6.5.5 AGP总线
6.5.6 USB总线
6.5.7 高速总线接口IEEE1394
习题
第7章 中断系统
7.1 中断概述
7.1.1 中断的基本概念
7.1.2 中断源
7.1.3 中断处理过程
7.1.4 中断优先级与中断嵌套
7.1.5 中断向量与中断向量表
7.2 80X86中断系统
7.2.1 80X86中断管理
7.2.2 8086/8088中断处理过程
7.3 可编程中断控制器8259A
7.3.1 8259A概述
7.3.2 8259A的外特
7.3.3 8259A的内部结构
7.3.4 8259A的工作方式
7.3.5 8259A的编程命令
7.3.6 8259A在微机系统中对中断管理的功能总结
7.4 8259A在32位微机中的应用
习题
第8章 可编程接口技术
8.1 并行通信接口8255A
8.1.1 并行通信概述
8.1.2 8255A的内部结构与引脚定义
8.1.3 8255A的编程命令
8.1.4 8255A的工作方式
8.1.5 8255A应用举例
8.2 可编程定时器8253
8.2.1 8253的主要功能
8.2.2 8253的外部引脚与内部结构
8.. 253的编程
8.2.4 8253的工作方式
8.2.5 8253应用举例
8.3 串行通信接口8251A
8.3.1 串行通信概述
8.3.2 可编程串行通信接口芯片8251A
8.3.3 8251A的控制字及初始化
8.3.4 8251A应用举例
8.4 DMA控制器8A
8.4.1 DMA控制器概述
8.4.2 8A的内部结构与引脚功能
8.4.3 8A的工作方式及初始化编程
8.4.4 8A应用举例
习题
第9章 模拟量的输入/输出
9.1 模拟接口的组成
9.1.1 模/数转换通道的组成
9.1.2 数/模转换通道的组成
9.2 模/数转换器及接口
9.2.1 模/数转换器的主要技术指标
9.2.2 可编程A/D转换器ADC0809
9.. ADC0809与微处理器的接口
9.3 数/模转换器及接口
9.3.1 数/模转换器的主要技术指标
9.3.2 可编程D/A转换器DAC1210
9.3.3 DAC1210与微处理器的接口
9.4 模拟量输入/输出综合举例
习题
0章 高能微型计算机系统的技术
10.1 高能微处理器采用的技术
10.2 高能多核微处理器举例
10.2.1 IntelCore系列微处理器
10.2.2 第六代Core微处理器的架构
10.. 第六代Core微处理器的技术特点
10.3 现代PC主板典型结构
10.3.1 芯片组及桥式芯片
10.3.2 CorePc主板结构
10.3.3 Skylake平台I/O组织结构及芯片组
习题
附录1 8086常用指令表
附录2 DOS功能调用(INT21H)表
附录3 BIOS中断调用表
附录4 DEBUG常用命令
参考文献
亲,大宗购物请点击企业用户渠道>小苏的服务会更贴心!
亲,很抱歉,您购买的宝贝销售异常火爆让小苏措手不及,请稍后再试~
非常抱歉,您前期未参加预订活动,
无法支付尾款哦!
抱歉,您暂无任性付资格