实名认证领苏宁支付券立即领取 >
¥
提前抢
SUPER会员专享
由于此商品库存有限,请在下单后15分钟之内支付完成,手慢无哦!
欢迎光临本店铺
点我可查看更多商品哦~
100%刮中券,最高50元无敌券,券有效期7天
亲,今日还有0次刮奖机会
我的云钻:0
您的云钻暂时不足,攒足云钻再来刮
恭喜获得1张券!
今天的机会已经全部用完了,请明天再来
恭喜刮出两张券,请选择一张领取
活动自2017年6月2日上线,敬请关注云钻刮券活动规则更新。
如活动受政府机关指令需要停止举办的,或活动遭受严重网络攻击需暂停举办的,或者系统故障导致的其它意外问题,苏宁无需为此承担赔偿或者进行补偿。
全新FPGA数字系统设计薛一鸣,文娟9787302536710
¥ ×1
商品
服务
物流
基础篇章 可编程逻辑器件基础1.1 可编程逻辑器件概述1.2 CPLD的原理与结构1.2.1 乘积项的工作原理1.2.2 CPLD的一般结构1.3 FPGA的原理与结构1.3.1 查找表的基本原理1.3.2 FPGA的结构第2章 Verilog HDL语言基础2.1 硬件描述语言概述2.2 verilog HDL模块的结构. verilog HDL语言要素..1 标识符与关键词..2 注释.. 四值逻辑..4 常量及其表示..5 数据类型2.4 表达式和运算符2.4.1 连接与复制操作符2.4.2 符号运算符2.4.3 算术运算符2.4.4 关系运算符2.4.5 逻辑运算符2.4.6 全等比较运算符2.4.7 按位运算符2.4.8 归约运算符2.4.9 移位操作符2.4.10 条件运算符2.4.11 优先级说明2.5 Verilog HDL的行为建模2.5.1 行为描述的结构2.5.2 过程结构2.5.3 时序控制2.5.4 赋值语句2.5.5 条件与控制语句2.5.6 任务与函数结构2.5.7 可综合与不可综合2.6 Verilog HDL的结构化建模2.6.1 内置的基本门及其例化2.6.2 模块实例化2.6.3 层次化设计2.7 系统任务和系统函数2.7.1 显示任务2.7.2 文件输入/输出任务2.7.3 从文件中读取数据任务2.7.4 控制任务2.7.5 时间函数2.8 编译指令2.9 验平台搭建2.9.1 验平台结构2.9.2 待验设计2.9.3 时钟生成器2.9.4 激励发生器(Stimulator)2.9.5 比较器(Checker)2.9.6 验平台完整实例第3章 数字逻辑HDL描述3.1 组合逻辑电路设计举例3.1.1 比较器3.1.2 编码器3.1.3 译码器3.1.4 简单的ALU电路3.2 时序逻辑电路设计举例3.2.1 D触发器3.2.2 移位寄存器3.. 器3.2.4 分频电路3.3 有限状态机设计第4章 基于Vivado的FPGA开发流程4.1 FPGA基本开发流程4.2 设计规划4.2.1 规划的内容及意义4.2.2 设计规划实例4.3 设计输入4.3.1 设计输入方式4.3.2 设计实例4.4 功能4.4.1 功能的目的4.4.2 功能的原理4.4.3 编写测试验程序4.4.4 功能实例4.5 综合4.5.1 综合的目的4.5.2 综合的原理4.5.3 综合实例4.6 实现4.6.1 实现的目的4.6.2 实现的原理4.6.3 实现实例4.7 时序4.7.1 时序的目的4.7.2 时序的原理4.7.3 实例4.8 FPGA调试4.8.1 FPGA逻辑分析仪4.8.2 使用流程4.8.3 调试实例第5章 FPGA基础实验5.1 预备实验5.1.1 实验设备5.1.2 功能要求5.1.3 设计分析5.1.4 逻辑设计5.1.5 实现流程5.1.6 拓展任务5.2 信号采集5.2.1 实验设备5.2.2 功能要求5.. 设计分析5.2.4 逻辑设计5.2.5 实现流程5.2.6 拓展任务5.3 信号传输5.3.1 实验设备5.3.2 功能要求5.3.3 设计分析5.3.4 逻辑设计5.3.5 实现流程5.3.6 拓展任务5.4 信号处理5.4.1 实验设备5.4.2 功能要求5.4.3 设计分析5.4.4 逻辑设计5.4.5 结果5.4.6 实现流程5.4.7 拓展任务5.5 信号输出(执行)5.5.1 实验设备5.5.2 功能要求5.5.3 设计分析5.5.4 逻辑设计5.5.5 实现流程5.5.6 拓展任务提高篇第6章 FPGA不错设计举例6.1 FPGA编码技巧6.2 流水线设计6.2.1 流水线技术的原理6.2.2 流水线设计及实现思路6.. 流水线设计实例6.3 FIR滤波器设计6.3.1 FIR滤波器的数学原理6.3.2 基于FPGA的FIR滤波器设计及实现思路6.3.3 FIR滤波器的FPGA实现结构6.3.4 FIR设计实例6.4 SPI接口设计6.4.1 SPI接口原理6.4.2 SPI接口的设计及实现思路6.4.3 SPI接口设计实例6.5 异步FlF0设计6.5.1 异步FIFO的工作原理6.5.2 异步FIF0设计及实现思路6.5.3 异步FIF0设计实例第7章 FPGA的时序约束与时序分析7.1 静态时序分析7.2 DFF时序参数7.3 时序分析与时序约束7.3.1 时序分析模型7.3.2 寄存器与寄存器间时序约束7.3.3 输入接口时序约束7.3.4 输出接口时序约束7.4 时序分析举例7.4.1 约束文件(xdc、sdc)7.4.2 约束检查(check_timing)7.4.3 时序分析第8章 zynq SOC嵌入式系统设计8.1 Zynq结构8.1.1 Zynq结构概述8.1.2 APU8.1.3 PL8.1.4 片上外设8.2 系统互连8.2.1 AXI4总线协议8.2.2 Zynq内部互连8.3 基于Zynq平台的嵌入式系统设计8.3.1 基于Zynq平台的嵌入式系统开发流程8.3.2 系统设计输入8.3.3 HLS设计8.3.4 IP集成8.3.5 软件设计8.4 Zynq设计举例8.4.1 IP集成设计8.4.2 软件开发8.4.3 运行效果第9章 基于zynq的AI应用――CNN手写数字识别系统9.1 算法分析9.1.1 手写识别算法分析9.1.2 CNN算法简介9.1.3 Lenet5网络结构9.2 系统架构9.3 卷积加速核设计9.4 硬件架构设计9.5 软件架构设计9.6 系统能分析9.6.1 功耗评估9.6.2 器件资源利用率9.6.3 时序约束9.6.4 加速能0章 FPGA综合实验10.1 语音处理系统的FPGA实现10.1.1 实验设备10.1.2 功能要求10.1.3 设计分析10.1.4 逻辑设计10.1.5 结果10.1.6 实现流程10.1.7 拓展任务10.2 数字示波器的FPGA实现10.2.1 实验设备10.2.2 :r叻能要求10.. 设计分析10.2.4 逻辑设计10.2.5 结果10.2.6 实现流程10.2.7 拓展任务10.3 基于Zynq的CNN手写数字识别系统实现10.3.1 实验设备10.3.2 功能要求10.3.3 设计分析10.3.4 实现步骤10.3.5 实验效果10.3.6 拓展任务附录A Basys3开发板附录B ZYBO开发板参考文献
抢购价:¥ 38.00
易购价:¥ 38.00
注:参加抢购将不再享受其他优惠活动
亲,很抱歉,您购买的宝贝销售异常火爆,让小苏措手不及,请稍后再试~
验证码错误
看不清楚?换一张
确定关闭
亲,大宗购物请点击企业用户渠道>小苏的服务会更贴心!
亲,很抱歉,您购买的宝贝销售异常火爆让小苏措手不及,请稍后再试~
查看我的收藏夹
非常抱歉,您前期未参加预订活动,无法支付尾款哦!
关闭
抱歉,您暂无任性付资格
继续等待
0小时0分
立即开通
SUPER会员