由于此商品库存有限,请在下单后15分钟之内支付完成,手慢无哦!
100%刮中券,最高50元无敌券,券有效期7天
活动自2017年6月2日上线,敬请关注云钻刮券活动规则更新。
如活动受政府机关指令需要停止举办的,或活动遭受严重网络攻击需暂停举办的,或者系统故障导致的其它意外问题,苏宁无需为此承担赔偿或者进行补偿。
音像Verilog-HDL工程实践入门(附光盘)常晓明//李媛媛
¥ ×1
章 硬件描述语言
1.1 什么是硬件描述语言HDL
1.2 基本逻辑电路的Verilog-HDL描述
1.2.1 “与”门逻辑电路的描述
1.2.2 “与非”门逻辑电路的描述
1.. “非”门逻辑电路的描述
1.2.4 “或”门逻辑电路的描述一
1.2.5 “或非”门逻辑电路的描述
1.2.6 缓冲器逻辑电路的描述
1.3 逻辑
1.3.1 顶层模块的编写
1.3.2 寄存器类型定义
1.3.3 线网类型定义
1.3.4 底层模块的调用
1.3.5 输入端口波形的描述
1.3.6 二“与”门逻辑电路的逻辑结果
第2章 器的获取、安装及运行
2.1 通过获取和安装ISE WebPACK ModelSim XE器
2.2 一个简单的实例
第3章 组合逻辑电路
3.1 数据选择器
3.1.1 2-1数据选择器
3.1.2 2-1数据选择器的Verilog-HDL描述
3.1.3 4-1数据选择器
3.1.4 4-1数据选择器的Verilog-HDL描述
3.1.5 条件操作符的使用方法
3.1.6 数据选择器的行为描述方式
3.1.7 Case语句的使用方法
3.1.8 Lelse语句的使用方法
3.1.9 function函数的使用方法
3.1.10 用于的顶层模块
3.1.11 数据选择器的逻辑结果
3.2 数据比较器
3.2.1 简单的数据判断方法
3.2.2 2位数据比较器
3.. 2位数据比较器的Verilog-HDL描述
3.2.4 2位数据比较器的逻辑结果
3.2.5 数据比较器的数据宽度扩展
3.2.6 4位数据比较器的Verilog—HDL描述
3.2.7 4位数据比较器的逻辑结果
3.3 编码器
3.3.1 2位二进制编码器
3.3.2 2位二进制编码器的Verilog-HDL描述
3.3.3 2位二进制编码器的逻辑结果
3.4 译码器
3.4.1 BCD码译码器
3.4.2 非完全描述的逻辑函数和逻辑表达式的简化
3.4.3 BCD码译码器的Verilog-HDL描述
3.4.4 BCD码译码器的逻辑结果
第4章 触发器
……
第5章 时序逻辑电路
……
第6章 基于Verilog-HDL的硬件电路的实现
……
第7章 硬件开发应具备的条件
……
第8章 硬件基本单元的设计
……
第9章 应用系统的设计与实现
……
附录 光盘内容简介及使用说明
参考文献
常晓明,工学博士,教授,博士生导师,现在太原理工大学计算机与软件学院执教,同时任该校教务处处长。1985-1989年,1996-2000年两次赴日本信州大学留学长达8年,分别获得工学硕士和工学博士。 主要从事的研究领域:计算机监控系统,检测技术与自动化装置。1986-2004年先后完成了20余项科研课题及工程项目,目前还承担山西省自然科学和回国留学人员等多项课题。在国内外各种学术期刊和会议上共发表40余篇,并有出版的学术专著和专利。 常晓明教授为山西省自然科学项目评委、山西省应用专家委员会委员、日本博士国际协同研究所(DIC)主任研究员、日本信州大学工学部国际研究者、日本信州大学协若研究室研究员,还兼任省自然科学项目评委,《今日》杂志编委、第四届中国煤炭教育协会高等教育分会委员、《中国大学教学》杂志特约审稿人等多项社会职务。
本书从实践的角度出发,全面介绍了硬件描述语言Verilog-HDL。通过与具体电路实验的结合,使读者能够轻松地掌握Verilog-HDL的语法、结构、功其简单应用。此外,本书还附带一张特色光盘:网页形式、学习方便;视频效果、直观生动;文档齐全、设计快捷;源码验保你成功!
亲,大宗购物请点击企业用户渠道>小苏的服务会更贴心!
亲,很抱歉,您购买的宝贝销售异常火爆让小苏措手不及,请稍后再试~
非常抱歉,您前期未参加预订活动,
无法支付尾款哦!
抱歉,您暂无任性付资格