返回首页
苏宁会员
购物车 0
易付宝
手机苏宁

服务体验

店铺评分与同行业相比

用户评价:----

物流时效:----

售后服务:----

  • 服务承诺: 正品保障
  • 公司名称:
  • 所 在 地:

  • 数字系统设计与VHDL 王金明,周顺 编著 著 专业科技 文轩网
  • 新华书店正版
    • 作者: 王金明,周顺 编著著
    • 出版社: 电子工业出版社
    • 出版时间:2018-01-01 00:00:00
    送至
  • 由""直接销售和发货,并提供售后服务
  • 加入购物车 购买电子书
    服务

    看了又看

    商品预定流程:

    查看大图
    /
    ×

    苏宁商家

    商家:
    文轩网图书旗舰店
    联系:
    • 商品

    • 服务

    • 物流

    搜索店内商品

    商品分类

         https://product.suning.com/0070067633/11555288247.html

     

    商品参数
    • 作者: 王金明,周顺 编著著
    • 出版社:电子工业出版社
    • 出版时间:2018-01-01 00:00:00
    • 版次:2
    • 印次:1
    • 印刷时间:2018-01-01
    • 字数:589千字
    • 页数:358
    • 开本:16开
    • 装帧:平装
    • ISBN:9787121332500
    • 国别/地区:中国
    • 版权提供:电子工业出版社

    数字系统设计与VHDL

    作  者:王金明,周顺 编著 著
    定  价:49.9
    出 版 社:电子工业出版社
    出版日期:2018年01月01日
    页  数:358
    装  帧:平装
    ISBN:9787121332500
    主编推荐

    内容简介

    本书根据EDA课程教学要求,以提高数字设计能力为目的,系统阐述FPGA数字系统开发的相关知识,主要内容包括EDA技术概述、FPGA/CPLD器件、VHDL硬件描述语言等。全书以Quartus Prime、ModelSim等软件为平台,以VHDL’87和VHDL’93语言标准为依据,基于DE2-115实验平台,以可综合的设计为重点,通过大量经过验证的数字设计实例,阐述数字系统设计的方法与技术,由浅入深地介绍VHDL工程开发的知识与技能。

    作者简介

    王金明,男,1972年5月出生,博士,现为解放军陆军工程大学副教授、硕士生导师。曾获军队科技进步一等奖1项,军队科技进步二等奖3项,军队科技进步三等奖5项,获军队级教学成果二等奖1项;获国家发明授权2项,获软件著作授权1项;发表论文80余篇,其中SCI、EI收录30余篇;主编教材多部,并入选“十一五”规划教材和"十二五”规划教材;2013年获军队院校育才奖银奖;2014年由国家留学基金委资助,在美国威斯康星大学麦迪逊分校访问研究1年;指导本科生参加全国大学生电子设计竞赛,共获得全国一等奖8项。

    精彩内容

    目录
    章EDA技术概述1
    1.1EDA技术及其发展1
    1.2Top-down设计与IP核复用4
    1.2.1Top-down设计4
    1.2.2Bottom-up设计5
    1.2.3IP复用技术与SoC5
    1.3数字设计的流程7
    1.3.1设计输入8
    1.3.2综合9
    1.3.3布局布线9
    1.3.4仿真10
    1.3.5编程配置10
    1.4常用的EDA软件工具10
    1.5EDA技术的发展趋势14
    习题115
    第2章FPGA/CPLD器件16
    2.1PLD器件概述16
    2.1.1PLD器件的发展历程16
    2.1.2PLD器件的分类17
    2.2PLD的基本原理与结构19
    2.2.1PLD器件的基本结构19
    2.2.2PLD电路的表示方法20
    2.3低密度PLD的原理与结构21
    2.4CPLD的原理与结构25
    2.4.1宏单元结构25
    2.4.2典型CPLD的结构26
    2.5FPGA的原理与结构29
    2.5.1查找表结构29
    2.5.2典型FPGA的结构32
    2.5.3Altera的CycloneIV器件结构35
    2.6FPGA/CPLD的编程元件38
    2.7边界扫描测试技术42
    2.8FPGA/CPLD的编程与配置43
    2.8.1在系统可编程43
    2.8.2FPGA器件的配置45
    2.8.3CycloneIV器件的编程46
    2.9FPGA/CPLD器件概述48
    2.10FPGA/CPLD的发展趋势52
    习题252
    第3章QuartusPrime使用指南54
    3.1QuartusPrime原理图设计55
    3.1.1半加器原理图设计输入55
    3.1.21位全加器设计输入60
    3.1.31位全加器的编译61
    3.1.41位全加器的仿真63
    3.1.51位全加器的下载68
    3.2基于IP核的设计71
    3.2.1用LPM_COUNTER设计模24方向可控计数器72
    3.2.2用LPM_ROM模块实现4×4无符号数乘法器79
    3.3SignalTapII的使用方法86
    3.4QuartusPrime的优化设置与时序分析91
    习题395
    实验与设计97
    3-18位带符号乘法器97
    3-2用常量模块实现补码转换为幅度码的电路101
    第4章VHDL设计初步103
    4.1VHDL简介103
    4.2VHDL组合电路设计104
    4.2.1用VHDL设计基本组合电路104
    4.2.2用VHDL设计加法器106
    4.3VHDL时序电路设计108
    4.3.1用VHDL设计D触发器108
    4.3.2用VHDL设计计数器111
    习题4114
    实验与设计115
    4-1SynplifyPro综合器的使用方法115
    第5章VHDL结构与要素120
    5.1实体120
    5.1.1类属参数说明120
    5.1.2端口说明122
    5.2结构体122
    5.3VHDL库和程序包123
    5.3.1库124
    5.3.2程序包126
    5.4配置128
    5.5子程序131
    5.5.1过程132
    5.5.2函数134
    5.6VHDL文字规则136
    5.6.1标识符136
    5.6.2数字137
    5.6.3字符串137
    5.7数据对象138
    5.7.1常量138
    5.7.2变量139
    5.7.3信号139
    5.7.4文件140
    5.8VHDL数据类型141
    5.8.1预定义数据类型142
    5.8.2用户自定义数据类型145
    5.8.3数据类型的转换148
    5.9VHDL运算符150
    5.9.1逻辑运算符150
    5.9.2关系运算符151
    5.9.3算术运算符152
    5.9.4并置运算符153
    5.9.5运算符重载153
    习题5154
    实验与设计155
    5-1用altpll锁相环IP核实现倍频和分频155
    第6章VHDL基本语句161
    6.1顺序语句161
    6.1.1赋值语句161
    6.1.2IF语句161
    6.1.3CASE语句167
    6.1.4LOOP语句170
    6.1.5NEXT与EXIT语句172
    6.1.6WAIT语句173
    6.1.7子程序调用语句175
    6.1.8断言语句175
    6.1.9REPORT语句176
    6.1.10NULL语句177
    6.2并行语句178
    6.2.1并行信号赋值语句178
    6.2.2进程语句183
    6.2.3块语句186
    6.2.4元件例化语句187
    6.2.5生成语句189
    6.2.6并行过程调用语句192
    6.3属性说明与定义语句193
    6.3.1数据类型属性193
    6.3.2数组属性194
    6.3.3信号属性195
    习题6196
    实验与设计196
    6-14×4矩阵键盘检测电路196
    6-2FIFO缓存器设计199
    第7章VHDL设计进阶204
    7.1行为描述204
    7.2数据流描述205
    7.3结构描述206
    7.3.1用结构描述设计1位全加器206
    7.3.2用结构描述设计4位加法器208
    7.3.3用结构描述设计8位加法器209
    7.4三态逻辑设计211
    7.5分频器设计213
    7.5.1占空比为50%的奇数分频213
    7.5.2半整数分频215
    7.5.3数控分频器217
    7.6音乐演奏电路218
    7.6.1音乐演奏实现的方法218
    7.6.2实现与下载220
    习题7223
    实验与设计224
    7-1数字表决器224
    7-2数字跑表227
    第8章VHDL有限状态机设计233
    8.1有限状态机233
    8.1.1有限状态机的描述233
    8.1.2枚举数据类型236
    8.2有限状态机的描述方式237
    8.2.1三进程表述方式238
    8.2.2双进程表述方式239
    8.2.3单进程表述方式241
    8.3状态编码244
    8.3.1常用的编码方式244
    8.3.2用ATTRIBUTE指定编码方式245
    8.3.3用常量进行编码247
    8.4有限状态机设计要点249
    8.4.1起始状态的选择和复位249
    8.4.2多余状态的处理251
    习题8252
    实验与设计253
    8-1流水灯控制器253
    8-2状态机A/D采样控制电路255
    第9章VHDL数字设计与优化258
    9.1流水线设计技术258
    9.2资源共享261
    9.3VGA图像的显示与控制265
    9.3.1VGA图像显示原理与时序265
    9.3.2VGA图像显示与控制的实现269
    9.4数字过零检测和等精度频率测量276
    9.4.1数字过零检测276
    9.4.2等精度频率测量278
    9.4.3数字测量系统280
    习题9282
    实验与设计284
    9-1字符液晶显示控制器设计284
    0章VHDL的TestBench仿真291
    10.1VHDL仿真概述291
    10.2VHDL测试平台292
    10.2.1用VHDL描述仿真激励信号292
    10.2.2用TEXTIO进行仿真296
    10.3ModelSimSE仿真实例299
    10.3.1图形界面仿真方式302
    10.3.2命令行仿真方式305
    10.3.3ModelSimSE时序仿真307
    习题10309
    实验与设计309
    10-1用ModelSimSE仿真奇偶检测电路309
    1章VHDL设计实例312
    11.1m序列产生器312
    11.1.1m序列的原理与性质312
    11.1.2用原理图设计产生m序列314
    11.1.3用VHDL设计m序列315
    11.2Gold码317
    11.2.1Gold码的原理与性质317
    11.2.2用原理图设计产生Gold码318
    11.2.3用VHDL设计实现Gold码319
    11.3卷积码320
    11.3.1卷积码原理320
    11.3.2卷积码实现320
    11.4QPSK数字调制产生323
    11.4.1调制原理323
    11.4.2QPSK调制信号产生的设计实现324
    11.5小型神经网络333
    11.6数字AGC337
    11.6.1数字AGC技术的原理和设计思想337
    11.6.2数字AGC的VHDL实现338
    11.6.3数字AGC的仿真345
    习题11347
    实验与设计347
    11-1异步串行接口(UART)347
    附录AVHDL关键字356
    附录BDE2-115介绍357

    售后保障

    最近浏览

    猜你喜欢

    该商品在当前城市正在进行 促销

    注:参加抢购将不再享受其他优惠活动

    x
    您已成功将商品加入收藏夹

    查看我的收藏夹

    确定

    非常抱歉,您前期未参加预订活动,
    无法支付尾款哦!

    关闭

    抱歉,您暂无任性付资格

    此时为正式期SUPER会员专享抢购期,普通会员暂不可抢购